[发明专利]裸片上终止架构

说明书

方法和装置(10)在命令接口(14)处接收命令且使用被配置成实施所述命令的控制电路(21)。路由管线(100)被配置成将所述命令从所述命令接口(14)转译和路由到所述控制电路(21)。所述路由管线(100、150)包含时钟电路(114)。所述时钟电路(114)包含时钟延迟线(152)和从所述时钟延迟线(152)导出的多个克隆延迟线(158)。所述克隆延迟线(158)中的每一个专用于多个命令类型中的一个命令类型。所述路由管线(100、150)还包含延迟电路(122)，所述延迟电路被配置成利用所述克隆延迟线(158)使所述半导体装置(10)的数据引脚信号移位或使所述半导体装置(10)的数据选通引脚信号移位。

技术领域

本公开的实施例大体上涉及半导体装置的领域。更确切地说，本公开的实施例涉及用以提供例如RTT信号等裸片上终止(ODT)的独立控制的架构。

背景技术

例如微计算机、存储器、门阵列等半导体装置可利用裸片上终止(ODT)。激活ODT可能会干扰一些操作(例如，存储器读取)但可以增强其它操作(例如，存储器写入)。因此，ODT可使用一或多个信号RTT来动态地激活，所述RTT可基于各种因素来断言。举例来说，RTT可包含以下四种类型中的一种：1)RTT-PARK，其为非基于命令的类型，在模式寄存器中启用的任何时间发生，2)动态RTT，其在写入命令上发生，3)WR-标称-RTT，其在非目标写入命令上发生，和4)RD-标称-RTT，其在非目标读取命令上发生。所有这些模式可在数据引脚(DQ)处产生ODT。对于读取操作，可在读取-突发期间停用所有这些类型的RTT以防止在DQ处引起冲突。在一些实施例中，可存在确定何种类型的RTT总体上和/或在某些条件下优先的优先级列表。举例来说，在一些实施例中，RTT-PARK可具有最低优先级，而RTT-OFF(ODT停用)在读取期间具有最高优先级。

在存储器装置的一些实施例中，RTT信号可被断言为基于CAS-写入-时延(CWL)、CAS时延(CL)、数据的突发长度、写入前导码和/或时延-独立创建动态RTT窗。CL是列存取选通时延，其为介于当存储器控制器告知存储器模块存取特定存储器列时与当给定阵列位置中的数据可用时之间的延迟时间。此外，CWL为从写入命令在若干时钟循环内被断言为第一数据的输入时开始的时间周期。然而，此定时可能非常固定以防止动态RTT窗在可能不利地受RTT处于活跃影响的其它操作(例如，读取操作)期间处于活跃。

本公开的实施例可针对于上文所阐述的一或多个问题。

附图说明

图1是示出根据本公开的实施例的存储器装置的某些特征的简化的框图；

图2是根据本公开的实施例指示非ODT窗和时钟信号之间的关系的时序图；

图3是根据本公开的实施例的时序图，其包含用于DQ和DQS的单独非ODT脉冲以使DQ和/或DQS信号能够彼此独立地移位；

图4是根据本公开的实施例的管线的框图，所述管线用于提供RTT架构以实现DQS偏移和/或实现用于DQ和/或用于DQS的RTT信号的移位；

图5是根据本公开的实施例的管线的框图，所述管线用于提供RTT架构以实现DQS偏移和/或实现用于DQ和/或用于DQS的RTT信号的移位；

图6是根据本公开的实施例的DQ控制的示意图，其示出用于实施图4的DQ和/或RTT信号的DQ控制的实施例；以及

图7是根据本公开的实施例的DQS控制的示意图，其示出用于实施图4的DQS和/或RTT信号的DQS控制的实施例；以及

图8是根据本公开的实施例用于使关于图1的存储器装置的读取操作的信号移位并路由所述信号的过程的框图。

具体实施方式