[发明专利]感测存储器中的操作

说明书

本公开包含与感测存储器中的操作有关的设备和方法。示例设备可以通过将第一信号施加到存储器单元阵列的第一部分并将第二信号施加到所述存储器单元阵列的第二部分来对所述存储器单元阵列执行感测操作。

技术领域

本公开总体上涉及存储器装置，并且更具体地涉及用于感测存储器中的操作的设备和方法。

背景技术

存储器装置通常以内部半导体集成电路的形式设置于计算机或其它电子装置中。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。易失性存储器可能需要电力来维护其数据，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等。非易失性存储器可以通过在断电时保留所存储的数据来提供持久数据，并且可以包含NAND闪存、NOR闪存、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器(如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)和磁阻式随机存取存储器(MRAM)等)。

存储器还用作各种电子应用的易失性数据存储区和非易失性数据存储区。非易失性存储器可以用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器(如MP3播放器)、电影播放器以及其它电子装置中。可以将存储器单元布置成阵列，其中所述阵列用于存储器装置中。

存储器可以是计算装置中使用的存储器系统的一部分。存储器系统可以包含易失性存储器(例如，DRAM)和/或非易失性存储器(例如，闪存或RRAM)。

附图说明

图1A是根据本公开的多个实施例的呈包含存储器系统的计算系统的形式的设备的框图。

图1B是根据本公开的多个实施例的呈存储器装置的形式的设备的框图。

图2是根据本公开的多个实施例的存储器单元阵列的一部分的框图。

图3展示了根据本公开的多个实施例的与执行感测存储器中的操作相关联的图。

图4展示了根据本公开的多个实施例的与执行感测存储器中的操作相关联的图。

具体实施方式

本公开包含与感测存储器中的操作有关的设备和方法。示例设备可以通过将第一信号施加到存储器单元阵列的第一部分并将第二信号施加到所述存储器单元阵列的第二部分来对所述存储器单元阵列执行感测操作。

在本公开的一或多个实施例中，控制器可以被配置成将存储器单元阵列划分成一或多个部分，并且通过将多个信号施加到所述存储器单元阵列的所述一或多个部分来对所述存储器单元阵列执行感测操作。所施加的所述信号例如可以基于对所述存储器单元阵列的特定部分执行的循环的数量。例如，所述控制器可以被配置成基于距所述设备的解码器的距离和/或基于所述存储器单元阵列的所述一或多个部分的工作负荷来划分所述存储器单元阵列的所述一或多个部分。

在本公开的一或多个实施例中，所述控制器可以被配置成通过将第一耗损平均方案应用于所述存储器单元阵列的第一部分并将第二耗损平均方案应用于所述存储器单元阵列的第二部分来对所述存储器单元阵列执行耗损平均。在多个实施例中，所述耗损平均方案基于对所述存储器单元阵列的所述部分执行的循环的数量。

在本公开的一或多个实施例中，所述控制器可以被配置成通过将第一组信号施加到所述存储器单元阵列的所述第一部分并将第二组信号施加到所述存储器单元阵列的所述第二部分来对所述存储器单元阵列执行感测操作。所述第一组信号中的第一信号和所述第二组信号中的第一信号可以是在第一时间施加的。所述第一组信号中的所述第一信号与所述第一组信号中的第二信号例如可以不同。