[发明专利]用于人工智能的并行神经处理器

权利要求书

1.一种被配置成处理输入信号的第一子分类器，所述第一子分类器包括：

加权输入电路，所述加权输入电路被配置成接收控制组信号并且基于所述控制组信号向所述输入信号施加权重以生成加权输入信号，其中所述控制组信号控制包括所述第一子分类器的多个子分类器对所述输入信号的响应度；

比较电路，所述比较电路被耦合到所述加权输入电路，所述比较电路被配置成：

在比较电路输入线处接收所述加权输入信号；以及

在比较电路输出线处生成第一输出信号；所述比较电路进一步配置成：

确定是否所述加权输入信号具有在下窗口范围值和上窗口范围值之间的值；

响应于确定所述加权输入信号具有在所述下窗口范围值和所述上窗口范围值之间的值，在所述比较电路输出线处，将所述第一输出信号设置成具有第一值；以及

响应于确定所述加权输入信号具有不在所述下窗口范围值和所述上窗口范围值之间的值，在所述比较电路输出线处将所述第一输出信号设置成具有与所述第一值不同的第二值，

其中，所述加权输入电路包括：可变电阻器或可变电流或电压调节器，所述可变电阻器或可变电流或电压调节器被配置成接收所述控制组信号并且基于所述控制组信号来调整所述加权输入信号或影响比较电路的刺激灵敏度。

2.根据权利要求1所述的第一子分类器，其中，所述比较电路包括至少一个运算放大器，所述至少一个运算放大器被配置成接收所述加权输入信号并且设置所述第一输出信号。

3.根据权利要求1所述的第一子分类器，其中，施加到所述输入信号以生成所述加权输入信号的权重基于来自第二子分类器的第二输出信号。

4.根据权利要求1所述的第一子分类器，其中，来自所述第一子分类器的所述第一输出信号被发送到第二子分类器。

5.根据权利要求1所述的第一子分类器，进一步包括：

存储器电路，所述存储器电路被配置成接收和存储来自所述比较电路的所述第一输出信号，并且向第二子分类器提供所述第一输出信号。

6.根据权利要求1所述的第一子分类器，其中，所述控制组信号在操作期间被持续和/或间歇地施加到所述比较电路。

7.一种被配置成在一个或多个时钟周期期间处理一个或多个输入信号的分类器系统，包括：

多个子分类器，所述多个子分类器中的每个包括：

加权输入电路，所述加权输入电路被配置成接收控制组信号并且基于所述控制组信号向用于各个时钟周期的各个输入信号施加权重以生成加权输入信号，其中所述控制组信号控制包括各个子分类器对所述各个输入信号的响应度；

比较电路，所述比较电路被耦合到所述加权输入电路，所述比较电路被配置成：

在比较电路输入线处接收所述加权输入信号；以及

在比较电路输出线处生成输出信号；所述比较电路进一步被配置成：

确定是否所述加权输入信号具有在下窗口范围值和上窗口范围值之间的值；

响应于确定所述加权输入信号具有在所述下窗口范围值和所述上窗口范围值之间的值，在所述比较电路输出线处将第一输出信号设置成具有大于预定输出阈值的值；以及

响应于确定所述加权输入信号具有不在所述下窗口范围值和所述上窗口范围值之间的值，在所述比较电路输出线处将所述第一输出信号设置成具有小于所述预定输出阈值的值；

其中，所述加权输入电路包括：可变电阻器或可变电流或电压调节器，所述可变电阻器或可变电流或电压调节器被配置成接收所述控制组信号并且基于所述控制组信号来调整所述加权输入信号或影响比较电路的刺激灵敏度；

存储器电路，所述存储器电路被配置成接收和缓冲由所述多个子分类器中的每个子分类器的各个比较电路所生成的输出信号；以及

主分类器，所述主分类器被耦合到所述多个子分类器，所述主分类器被配置成：

在所述一个或多个时钟周期期间从所述存储器电路接收来自由所述存储器电路所缓冲的所述多个子分类器中的每个子分类器的各个输出信号中的每个，以及

基于产生具有大于所述预定输出阈值的值的各个输出信号的所述多个子分类器的子集来确定分类器响应。