[发明专利]提供对基于处理器的系统中的存储表的有用性指示符的可变解释

说明书

揭示提供对基于处理器的系统中的存储表的有用性指示符的可变解释。在一个方面中，存储器系统包括提供多个存储表条目的存储表，每一存储表条目包含有用性指示符。所述存储器系统的存储器控制器包括全局极性指示符，所述全局极性指示符表示所述存储器控制器如何解释和更新每一存储表条目的所述有用性指示符。如果设置了所述全局极性指示符，那么所述存储器控制器将每一有用性指示符的值解释为直接对应于对应的存储表条目的有用性。相反，如果未设置所述全局极性指示符，那么使极性颠倒，以使得所述存储器控制器将所述有用性指示符值解释为反向对应于所述对应的存储表条目的所述有用性。以此方式，可使用所述全局极性指示符来改变所述存储器控制器对有用性指示符的所述解释和更新。

优先权申请

本申请案要求保护2017年9月12日申请的美国专利申请案第15/701,926号且标题为“提供对基于处理器的系统中的存储表的有用性指示符的可变解释(PROVIDINGVARIABLE INTERPRETATION OF USEFULNESS INDICATORS FOR MEMORY TABLES INPROCESSOR-BASED SYSTEMS)”的优先权，所述美国专利申请案以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及由基于处理器的系统中的存储表使用的有用性指示符，且明确地说，涉及维持此类有用性指示符的有效性。

背景技术

许多基于处理器的系统(例如高性能中央处理单元(CPU)和图形处理单元(GPU))中采用的高速缓冲存储器和预测逻辑通常使用大型静态随机存取存储器(SRAM)组来存储操作所需的状态数据。SRAM在这些类型的装置中使用，是因为相比之下，其提供优于占据更多处理器芯片面积且消耗更多功率的其它结构(例如，作为非限制性实例的触发器或触发器盘)的密度和功率优点。存储在此类SRAM组中的存储表可保持数百或数千个个别逻辑存储表条目，且因此可要求小心管理有效的存储在其中的状态数据。

许多SRAM状态管理策略依赖于针对存储在SRAM中的存储表中的每一存储表条目的“有用性”的概念。在“有用性”方法下，每一存储表条目维护较小的“有用性”指示符(例如，提供两个(2)到三个(3)位的位字段)。每当存储表条目证明有价值时(例如，当存储表条目提供良好预测或预取建议时)，实施SRAM状态管理策略的存储器控制器使存储表条目的有用性指示符递增。有用性指示符同样响应于发生的每一误预测或无效预取建议而递减。在给定的时间处的有用性指示符的值因此表示对存储表条目的有用性的量度。举例来说，在其中每一有用性指示符的值被视为与对应存储表条目的有用性直接相关的实施方案中，具有值为0b00或0b01的两(2)个位的有用性指示符的存储表条目将被视为不如具有值为0b10或0b11的有用性指示符的存储表条目有用。

然而，有用性指示符还可带来若干缺点。因为存储表趋向于仅保留较有用的条目，所以存储表条目的有用性指示符之间的差别随时间而减小。这是因为当每一存储表条目指示其有用时，有用性指示符本身变得不太有用。此问题的常规解决方案试图跨越一或多个存储表中的所有存储表条目重新校准有用性指示符。举例来说，一些方法涉及将每一有用性指示符向右移动一(1)位，快闪清除存储表内的所有有用性指示符条目以将所有存储表条目重置为相同初始状态，或清除每一存储表条目的有用性指示符内的单个位。所有这些潜在解决方案需要在非常短的时间段内写入多个(例如，通常数千个)存储表条目，这在使用例如SRAM等存储器装置时可能是不切实际的。此问题可以通过将有用性指示符存储在单独的额外SRAM或寄存器内来缓解，但代价是额外处理器芯片面积和功率消耗。因此，期望提供一种重新校准有用性指示符而不需要额外SRAM或寄存器来存储有用性指示符的技术，其不会带来现有解决方案的面积和功率开销，且不会不利地影响系统性能。

发明内容