[发明专利]快速访问非易失性存储器设备的系统和方法

说明书

本公开提供了用于提供具有超低延迟的快速非易失性存储访问的系统、装置和方法。一种方法可以包括：从非易失性存储器设备的多个通道接收数据片段，将所述数据片段组装成一个或多个纠错码(ECC)编码的码字，在所述码字被组装时，触发ECC引擎对码字进行解码生成解码后的数据，并将所述解码后的数据返回给主机。每个码字可以具有从不同通道读取的数据片段。因此，包含一个或多个ECC码字的数据单元可以被扩展到非易失性存储器设备的多个通道中，并且可以通过并行访问多个通道来改善访问延迟。可以为ECC码字实现平均效果，并且可以减少ECC失败。实现本文公开的技术的快速NAND可以实现超快速访问和响应时间，同时保持高吞吐量。

相关应用领域

本申请要求于2017年10月25日提交的题为“具有超低延迟的快速NAND访问”的美国临时申请62/577,008的优先权，其内容通过引用合并于其实体中。

技术领域

本公开涉及非易失性存储，尤其涉及具有超低延迟的快速NAND访问。

背景技术

计算系统传统上使用各种各样的非易失性存储器设备来保存和存储数据和指令，例如，软盘、硬盘驱动器、磁带、光盘。最近，非易失性NAND存储器设备已经在存储卡、USB闪存驱动器和固态驱动器(SSD)中得到广泛使用。尽管与更传统的非易失性存储器设备相比，NAND设备可以通过常规的通道级并行性、颗粒级并行性或图层级并行性提供高吞吐量，但访问延迟仍然存在并且可以被改善。

发明内容

本公开的主题涉及通过减少延迟来提供对非易失性存储器设备的快速读/写访问的系统、方法和装置。根据本发明的各个方面，所提供的技术可以将数据单元扩展到非易失性存储器设备的多个通道中，并通过经由多个通道并行访问数据单元的多个片段来改善延迟。此外，所提供的技术可以将ECC码字扩展到多个非易失性存储颗粒中，以实现平均效果并减少ECC失败。

在一个示例性实施例中，提供了一种用于从非易失性存储器设备读取数据的方法。该方法可以包括：从非易失性存储器设备的多个通道接收数据片段，将所述数据片段组装成一个或多个纠错码(ECC)编码的码字，当所述码字被组装时，触发ECC引擎对码字进行解码生成解码后的数据，并将所述解码后的数据返回给主机。每个码字可以具有从不同通道读取到的数据片段。

在另一个示例性实施例中，提供了一种用于将数据编程写入非易失性存储器设备的方法。该方法可以包括：将从写入命令接收的数据编码为多个码字，将由所述多个码字形成的多个数据单元存储在缓冲器中，将所述多个数据单元中的每一个划分为多个数据片段，使得每个码字被划分为多个片段，将一个数据单元的多个数据片段中的每一个映射到所述多个通道中的一个，其中一个码字的数据片段被扩展到多个通道中，将所述数据单元的所述多个数据片段中的每一个发送到所述多个通道中的一个以存储在相应通道的颗粒中。

在又一个示例性实施例中，提供了一种控制器，包括：纠错码(ECC)引擎，所述纠错码引擎被配置为将数据编码为码字并解码所述码字，缓冲器，所述缓冲器用于存储由所述码字构成的数据单元，跨通道桥，所述跨通道桥用于将数据单元(DU)的多个片段分配到非易失性存储器设备的多个通道以进行写入操作，并组装从所述多个通道中接收到的所述多个片段以进行读取操作。所述数据单元的所述多个片段中的每一个都将被存储在所述多个通道中的不同通道的单独的颗粒中。所述控制器进一步包括通道同步器，所述通道同步器用于平衡从不同通道读取的数据单元片段，并在接收到ECC码字时触发所述ECC引擎。

在又一个示例性实施例中，提供了一种具有信息的非暂时性机器可读介质，其中，当该信息被硬件处理器系统读取时，使该硬件处理器系统执行以下操作：从非易失性存储器设备的多个通道接收数据片段，将所述数据片段组装成一个或多个纠错码(ECC)编码的码字，每个码字都具有从不同通道读取到的数据片段，当所述码字被组装时，触发ECC引擎对码字进行解码生成解码后的数据，并将所述解码后的数据返回给主机。

附图简要说明