[发明专利]深度视觉处理器

权利要求书

1.一种处理器，包括：

加载与储存单元，其被配置为加载且储存图像像素数据和样板数据；

寄存器单元，其实现分库式寄存器文件，所述寄存器单元被配置为：

从所述加载与储存单元加载且储存所述图像像素数据的子集；且

同时提供对储存于所述分库式寄存器文件的寄存器文件项目中的图像像素值的存取，其中所述图像像素数据的所述子集包括储存于所述寄存器文件项目中的所述图像像素值；互连单元，其与所述寄存器单元通信，所述互连单元被配置为：

提供储存于所述寄存器文件项目中的所述图像像素值；且

提供与储存于所述寄存器文件项目中的所述图像像素值对应的样板数据；以及

多个算术逻辑单元(ALU)，其与所述互连件通信，所述多个算术逻辑单元被配置为同时对来自所述互连单元的储存于所述寄存器文件项目中的所述图像像素值和与储存于所述寄存器文件项目中的所述图像像素值对应的样板数据执行一个或更多个操作。

2.如权利要求1所述的处理器，其中所述分库式寄存器文件包括多个向量寄存器库。

3.如权利要求2所述的处理器，其中所述多个向量寄存器库中的一个库的宽度与所述分库式寄存器文件的一个寄存器文件项目的大小是相同的。

4.如权利要求2所述的处理器，其中所述多个向量寄存器库包括四个向量寄存器库。

5.如权利要求4所述的处理器，其中所述四个寄存器库被配置为实现32个1行1D向量寄存器、16个2行2D向量寄存器、8个4行2D向量寄存器或其组合。

6.如权利要求1所述的处理器，其中所述处理器被配置为使用所述分库式寄存器文件来实现多个较小样板指令。

7.如权利要求6所述的处理器，其中所述多个较小样板指令包括3×3Stencil2D指令、4×4Stencil2D指令、1×3Stencil1D指令、1×4Stencil1D指令、3×1Stencil1D指令、4×1Stencil1D指令或其组合。

8.如权利要求7所述的处理器，其中所述多个较小样板指令包括使用所述1×3Stencil1D指令、所述1×4Stencil1D指令、所述3×1Stencil1D指令、所述4×1Stencil1D指令或其组合来实现的1×1样板指令。

9.如权利要求6所述的处理器，其中所述处理器被配置为使用所述多个较小样板指令来实现多个较大样板指令。

10.如权利要求9所述的处理器，其中所述多个较大样板指令包括5×5Stencil2D指令、7×7Stencil2D指令、8×8Stencil2D指令、1×5Stencil1D指令、1×7Stencil1D指令、1×8Stencil1D指令、5×1Stencil1D指令、7×1Stencil1D指令、8×1Stencil1D指令或其组合。

11.如权利要求9所述的处理器，其中所述多个较大样板指令包括n×1Stencil1D指令或1×n Stencil1D指令，其中n是正整数。

12.如权利要求9所述的处理器，其中所述多个较大样板指令包括n×m Stencil2D指令，其中n和m是正整数。

13.如权利要求1所述的处理器，其中所述互连单元被配置为提供储存于所述寄存器文件项目中的所述图像像素值的3×3图像像素值。

14.如权利要求13所述的处理器，其中所述互连单元包括被配置为提供从所述3×3图像像素值累加的x×y图像像素值的累加器单元，其中x和y是正整数。