[发明专利]窄深沟槽的沉降物至掩埋层连接区域

权利要求书

1.一种形成集成电路即IC的方法，包括：

在至少具有掺杂有第一类型的半导体表面的衬底中形成掺杂有第二类型的掩埋层即BL；

从所述半导体表面的顶表面至所述BL蚀刻深沟槽，所述深沟槽包括具有第一沟槽宽度的较窄的内沟槽环和在所述内沟槽环之外的具有大于所述第一沟槽宽度的第二沟槽宽度的较宽的外沟槽环；

使用具有第一剂量、第一能量和第一倾角的所述第二类型的离子沿所述内沟槽环和所述外沟槽环的侧壁进行第一深沉降物注入；

使用具有小于()所述第一剂量的第二剂量、大于()所述第一能量的第二能量和小于()所述第一倾角的第二倾角的所述第二类型的离子沿所述内沟槽环和所述外沟槽环的所述侧壁进行第二深沉降物注入；

蚀刻所述外沟槽环和所述内沟槽环以延伸其沟槽深度；

在所述外沟槽环和所述内沟槽环中形成电介质衬里；

从所述外沟槽环的底部去除所述电介质衬里，以及

用与所述衬底接触并填充所述内沟槽环的导电填充材料填充所述外沟槽环。

2.根据权利要求1所述的方法，其中，所述BL包括n型BL即NBL，并且所述衬底包括p型衬底。

3.根据权利要求1所述的方法，其中，所述导电填充材料包括掺杂有所述第一类型的多晶硅，并且其中，所述方法还包括：使用所述第一类型的掺杂剂进行底部注入以形成底部掺杂区域，使得所述外沟槽环为顶侧接触沟槽即TSC沟槽。

4.根据权利要求3所述的方法，其中，所述内沟槽环与所述衬底电隔离，使得所述内沟槽环为隔离沟槽。

5.根据权利要求4所述的方法，其中，所述IC包括连接在一起以实现电路功能的多个晶体管，所述多个晶体管包括通过所述隔离沟槽中的一者和所述TSC沟槽中的一者彼此隔离的至少一个横向扩散的金属氧化物半导体晶体管即LDMOS晶体管和至少一个MOS晶体管。

6.根据权利要求1所述的方法，其中，所述第一剂量至少为(≥)5×10¹⁴cm^-2，所述第二剂量小于或等于(≤)所述第一剂量的0.4倍，并且所述第二倾角比所述第一倾角小()至少3度。

7.根据权利要求1所述的方法，其中，所述外沟槽环与所述内沟槽环间隔开大于1μm的距离。

8.根据权利要求1所述的方法，其中，所述内沟槽环与所述外沟槽环的宽度相比至少窄20％。

9.根据权利要求1所述的方法，其中，所述第二深沉降物注入包括磷注入。

10.一种集成电路即IC，其包括：

衬底，具有第一导电类型的半导体表面和第二导电类型的掩埋层即BL，所述IC具有连接在一起以实现电路功能的多个晶体管；

在由双沟槽限定的所述衬底的岛内的所述多个晶体管的至少一部分，包括：

从所述半导体表面的顶表面延伸通过所述BL的内沟槽环，其具有第一沟槽宽度和第一沟槽深度，所述内沟槽环与所述半导体表面隔离以提供隔离沟槽；

位于所述内沟槽环外部的外沟槽环，所述外沟槽环包括导电填充材料，所述导电填充材料提供从所述半导体表面的所述顶表面通过所述BL到所述外沟槽环底侧处的所述衬底的接触，所述外沟槽环具有大于所述第一沟槽宽度的第二沟槽宽度和大于所述第一沟槽深度的第二沟槽深度；

其中，所述内沟槽环和所述外沟槽环的衬底边缘都包括所述第二导电类型的掺杂，所述第二导电类型的掺杂包括掩埋掺杂剂分布，所述掩埋掺杂剂分布证明第一深沉降物使用具有第一剂量、第一能量和第一倾角的所述第二导电类型的离子进行注入，以及第二深沉降物使用具有小于()所述第一剂量的第二剂量、大于()所述第一能量的第二能量以及小于()所述第一倾角的第二倾角的所述第二导电类型的离子进行注入。

11.根据权利要求10所述的IC，其中，所述BL包括n型BL即NBL，并且所述衬底包括p型衬底。