[发明专利]竖直分层式有限字母表迭代解码

说明书

本发明呈现一种用于低密度奇偶校验码LDPC的竖直分层式有限字母表迭代解码的方法和设备，其作用于由子矩阵块组成的奇偶校验矩阵。所述迭代解码涉及在泰纳图中与构成解码块的一或多个子矩阵相关联的变量节点和校验节点之间传递消息，并且所述消息属于有限字母表。呈现本发明的所述方法和设备的各个实施例，它们可实现极高吞吐量及低硬件资源使用和功率。

相关申请的交叉引用

本申请要求2017年7月31日提交的第62/539,476号美国临时申请案和2018年7月30日提交的第16/049,724号美国非临时申请的权益，其中每一申请的全部内容特此以引用的方式并入本文中，如同在本文中完整阐述一般。

关于联邦政府资助的研究的陈述

本发明的部分是在美国国家科学基金会奖IIP-1534760的支持下完成的。美国政府在本发明中享有某些权利。

技术领域

本发明大体上涉及信息传输、存储和处理系统的错误校正译码，例如有线和无线通信系统、快闪存储器和其它存储器、大容量数据存储系统及存储驱动系统。更具体地说，它涉及例如低密度奇偶校验(LDPC)码的分组码的迭代消息传递，且更确切地说，涉及具有由子矩阵块组成的奇偶校验矩阵的LDPC码，所述子矩阵块包含其中子矩阵是循环矩阵的一类准循环LDPC码。

背景技术

错误校正码通过确保数据的完整性而在通信、计算机和存储系统中发挥着重要的作用。本发明涉及被称为低密度奇偶校验(LDPC)码的一类错误校正码及它们的迭代消息传递解码算法。LDPC码以其在无限码字长度范围内逼近信息论通道容量的能力而备受瞩目。它们在许多应用中是标准化的，包含无线通信、卫星通信、深空通信、光通信，以及在固态驱动器和硬盘驱动器等存储系统中。近年来，由于快闪存储器的密度不断增加，它们在NAND快闪存储器应用中越来越突出。所有这些应用都被认为在本发明的使用范围内。

二进制LDPC码由具有N列和M行以及其对应的泰纳图G的奇偶校验矩阵(PCM)H定义。泰纳图G是由基数N的变量节点集合V＝{v₁,v₂,...,v_N}和基数M的校验节点集合C＝{c₁,c₂,...,c_M}组成的二分图，这些节点通过边线连接，其中，如果奇偶校验矩阵中的矩阵元素等于H_i,j＝1，那么在节点c_i和v_j之间存在边线。H中列(或行)的权重是它含有的非零值的数目。变量节点(或校验节点)的阶次是其等于H中对应列(或行)的权重的相邻项的数目。因此，变量节点v_j的阶次将等于奇偶校验矩阵的第j个列的权重，且校验节点c_i的阶次将等于第i行的权重。如果H中的每个列具有权重d_v，那么LDPC码被视为具有固定的列权重d_v，如果H中存在至少两个具有不同权重的列，那么LDPC码具有可变列权重。类似地，如果H中每个行具有权重d_c，那么LDPC码被视为具有固定的行权重d_c。奇偶校验矩阵的实例在下面的等式1中给出。