[发明专利]通过虚拟字线的延迟斜升来减少干扰

说明书

一种用于减少存储器设备中的选择栅极晶体管和虚拟存储器单元的干扰的存储器设备和相关技术。在一种方法中，在编程循环的预充电阶段之后，相对于编程循环的编程阶段中的数据字线的电压的斜升，延迟虚拟字线的电压的斜升。在整个预充电阶段和编程阶段中，在第二虚拟存储器单元的电压保持在升高的电平的同时，另一种可能的方法延迟了第一虚拟存储器单元的斜升。在另一方面，当选择的数据存储器单元相对靠近存储器串的源极端时使用干扰对策，而当选择的数据存储器单元相对靠近存储器串的漏极端时逐步停止干扰对策。

背景技术

本技术涉及存储器设备的操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

存储器设备包括存储器单元，这些存储器单元可被布置成存储器串，例如，其中选择栅极晶体管设置在存储器串的末端以选择性地将存储器串的沟道连接到源极线或位线。然而，在操作此类存储器设备时存在各种挑战。

附图说明

图1是示例存储器设备的框图。

图2是描绘图1的感测块51的一个实施方案的框图。

图3描绘了图1的感测块51的另一个示例框图。

图4描绘了用于向存储器单元的块提供电压的示例电路。

图5是存储器设备500的透视图，该存储器设备包括图1的存储器结构126的示例3D配置中的一组块。

图6A描绘了图5的块中的一个的一部分的示例剖视图。

图6B描绘了示例晶体管650。

图6C描绘了图6A的堆叠的区622的近距离视图。

图7描绘了与图6A一致的3D配置中的子块中的NAND串的示例视图。

图8描绘了图7的子块SB0-SB3的附加细节。

图9描绘了在编程操作的预充电阶段期间的图7和图8的存储器串700n的一部分，以及沟道700a中的电压的曲线950，示出了SGD晶体管842的干扰。

图10描绘了在编程操作的编程阶段期间图9的存储器串的一部分的曲线，以及沟道700a中的电压的曲线960，示出了虚拟存储器单元845的干扰。

图11描绘了在编程操作之后连接到选择的字线的一组存储器单元的示例阈值电压(Vth)分布，其中使用了四个数据状态。

图12描绘了在编程操作之后连接到选择的字线的一组存储器单元的示例Vth分布，其中使用了八个数据状态。

图13A描绘了用于对数据存储器单元进行编程的过程，其中可以实现干扰对策。

图13B描绘了在实现图13A的编程过程中的各种场景的曲线。

图14描绘了与图13A一致的示例编程操作中的一系列编程循环。

图15A描绘了可以在与图13A和图13B一致的编程操作中使用的各种电压的曲线，其中，Vdd0的斜升与Vwl的斜升同时发生。

图15B描绘了可以在与图13A和图13B一致的编程操作中使用的各种电压的曲线，其中，Vdd0的斜升相对于Vwl的斜升被延迟。