[发明专利]通掩模互联制造中的电氧化金属去除

说明书

在一种实现方式中，晶片处理方法包括用金属填充多个通抗蚀剂凹陷特征，使得第一特征的填充速率与第二特征的填充速率之比为R1；然后电化学去除金属，使得从第一特征去除金属的速率与从第二特征去除金属的速率之比大于R1，从而改善填充的均匀性。在一些实施方案中，该方法包括使阳极偏置的衬底与电解液接触，以使得电解液在实质上平行于衬底的工作表面的方向上具有横向流动分量。该方法可以在配置成用于在衬底的表面处产生横流的设备中实现。在一些实现方式中，该方法利用不同的电化学状态来实现均匀性的改善。

相关申请的交叉引用

本申请要求于2018年7月19日提交的、名称为“Electro-Oxidative MetalRemoval in Through Mask Interconnect Fabrication”的、命名Thorkelsson等人为发明人的美国专利申请序列No.16/040,407的优先权，以及2017年7月28日提交的、名称为“Electro-Oxidative Method and Apparatus for Improving Through MaskInterconnect Uniformity”的、命名Mayer等人作为发明人的美国临时专利申请No.62/538,202的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及利用电化学金属去除来改善金属层的均匀度的设备与方法。在一实现方式中，本发明涉及晶片内均匀度、管芯(die)内均匀度和/或通掩模电镀特征的特征内均匀度的改善设备与方法。

背景技术

通掩模电镀为在半导体装置制造中于多个处理方案中形成金属凸块和柱的方法。使用通掩模电镀的标准处理中的一者涉及下列步骤。首先，以薄导电晶种层材料(如Cu或Ni晶种层)覆盖衬底(如具有平坦裸露表面的半导体衬底)，其中薄导电晶种层材料可以任何合适的方法沉积，例如物理气相沉积(PVD)。接下来，将非导电性的掩模层，如光致抗蚀剂，沉积在晶种层上，然后对其进行图案化以定义凹陷特征，其中图案化裸露了每一凹陷特征的底部处的晶种层。在图案化后，衬底的裸露表面包含在场区域中的非导电性掩模的部分及凹陷特征的底部部分处的导电晶种层。

接下来，进行通掩模电镀(或在光致抗蚀剂的情况中进行通光致抗蚀剂电镀)。在通光致抗蚀剂电镀中，衬底被置于电镀设备中以对晶种层建立电接触，大部分通常位于衬底的外缘处。设备容纳阳极及包含将电镀的一或多种金属的离子的电解液。衬底被阴极偏置作用并被浸没于电解液中，其中如方程式(1)中所示来自电解液的金属离子在衬底表面处被还原，其中M为金属(如铜)，而n为在还原期间被转移的电子数。

Mⁿ⁺+ne→M⁰ (1)

由于导电晶种层仅于凹陷特征的底部处暴露，因此电化学沉积仅在凹陷特征内发生而(在凹陷特征填满金属之前)不会在场(field)上发生，这导致嵌入光致抗蚀剂层中的许多金属填充的凹陷。

在电镀后，通过例如传统的湿式或干式剥除方法去除掩模，由此提供具有许多独立的金属凸块或柱的衬底。

文中的背景技术段落的目的在于大致上呈现本发明的背景。在此先前技术段落中所提及的本发明人的工作以及在申请时不能算作是现有技术的说明既不明示也不暗示其为针对本发明的现有技术。

发明内容

提供了一种方法及设备，利用电氧化处理改善半导体衬底上的金属层的均匀度，尤其是改善填充金属的通掩模特征的均匀度。文中所提供的方法及设备能大幅减少横跨整个晶片、横跨管芯和/或填充金属的特征内的金属厚度变化性。此外，在某些实施方案中，对于获得具有目标均匀度的金属层的目的而言，如文中所述进行金属电沉积再进行电平坦化的工具的生产率可比被配置成仅用于电沉积的工具的生产率大1.5-2倍。在某些实施方案中，电平坦化可以至少约2微米/分钟(如介于约5-10微米/分钟)的快速金属去除速率进行且可在沉积速率至少约1微米/分钟(如介于约2-3微米/分钟)的相对快速的金属电沉积之后进行。