[发明专利]核内锁步模式的错误恢复

权利要求书

1.一种装置，包括：

处理管线，包括执行级以及至少一个前端级，所述执行级用以响应于微操作而执行数据处理，并且所述至少一个前端级用以根据程序指令来控制向所述执行级发出哪些微操作；

所述处理管线具有核内锁步操作模式，在所述核内锁步操作模式中，所述至少一个前端级被配置为：发出微操作以控制所述执行级来执行主处理和检查处理，所述检查处理包括冗余操作，所述冗余操作与至少部分主处理的相关联的主操作相对应；以及

错误处理电路，用以响应于检测到与给定的检查操作和相关联的主操作相关联的信息之间的不匹配，而触发恢复操作以纠正错误并在所述执行级上继续所述主处理的前向进程。

2.根据权利要求1所述的装置，其中，所述错误处理电路包括结果比较电路，用以检测所述给定的检查操作的结果与所述相关联的主操作的结果之间的所述不匹配。

3.根据权利要求1和2中任一项所述的装置，其中，所述恢复操作包括：

将至少一个进行中的微操作从所述处理管线驱逐出，所述至少一个进行中的微操作对应于或取决于检测到不匹配的所述给定的检查操作与所述相关联的主操作，并且

将所述至少一个进行中的微操作重新发出以供所述执行级执行。

4.根据前述权利要求中任一项所述的装置，其中，所述恢复操作包括：将所有进行中的微操作从所述处理管线驱逐出，并且将这些被驱逐出的微操作重新发出以供所述执行级执行。

5.根据前述权利要求中任一项所述的装置，其中，所述处理管线包括：写回级，用以将所述给定的检查操作的结果或所述相关联的主操作的结果延迟写回到寄存器状态存储装置，直到所述给定的检查操作和所述相关联的主操作两者都已被执行并且所述给定的检查操作的结果与所述相关联的主操作的结果被确定为匹配。

6.根据权利要求5所述的装置，其中，所述写回级包括配对识别电路，用以识别与检查操作和相关联的主操作相对应的一对微操作。

7.根据权利要求5和6中任一项所述的装置，其中，所述至少一个前端级被配置为：为向所述执行级发出的微操作分配配对标识符，其中与所述给定的检查操作和所述相关联的主操作相对应的微操作被分配有相同的配对标识符。

8.根据权利要求5和6中任一项所述的装置，其中，所述处理管线包括具有多对缓冲槽的提交缓冲区，每个缓冲槽用以缓冲进行中的微操作，直到其结果被所述写回级写回到所述寄存器状态存储装置，并且所述处理管线被配置为：将与所述给定的检查操作和所述相关联的主操作相对应的微操作分配到同一对缓冲槽。

9.根据权利要求6所述的装置，其中，所述配对识别电路被配置为：基于与所述微操作相关联的操作码和操作数标识符的比较，来识别一对微操作。

10.根据前述权利要求中任一项所述的装置，包括多个寄存器，其中，当响应于在所述核内锁步模式中操作时的所述主处理而执行将数据从数据存储库加载到目标寄存器的加载操作时，所述处理管线还被配置为：将所加载的数据也写入所述目标寄存器的检查区域或另一寄存器以供与访问所述目标寄存器的主操作相对应的检查操作进行访问。

11.根据前述权利要求中任一项所述的装置，其中，所述错误处理电路包括存储值比较电路，用以检测分别用于所述给定的检查操作和所述相关联的主操作的一对存储数据值之间的所述不匹配。

12.根据权利要求11所述的装置，其中，所述存储数据值包括在寄存器中存储的架构状态。

13.根据权利要求11和12中任一项所述的装置，其中，所述存储数据值包括在队列结构中存储的控制数据。