[发明专利]用于改善谐波性能的晶体管布局

说明书

一种射频集成电路(RFIC)，包括多个多指晶体管，多个多指晶体管包括离散扩散区域并且在重新配置的形状因数内被互连为单个开关晶体管。RFIC还包括源极总线，源极总线具有耦合到多指晶体管的每个源极区域的第一多个源极指，并且具有正交地耦合到第一多个源极指的第二多个源极指。第二多个源极指将离散扩散区域并联耦合。RFIC还包括漏极总线，漏极总线具有耦合到多指晶体管的每个漏极区域的第一多个漏极指，并且具有正交地耦合到第一多个漏极指的第二多个漏极指。第二多个漏极指将离散扩散区域并联电耦合。RFIC还包括多个互连的主体接触，以偏置多指晶体管中的每个多指晶体管的主体。

相关申请的交叉引用

本申请要求于2018年04月23日提交的题目为“TRANSISTOR LAYOUT FOR IMPROVEDHARMONIC PERFORMANCE”的美国专利申请号15/959,562的权益，其要求于2017年10月06日提交的题目为“TRANSISTOR LAYOUT FOR IMPROVED HARMONIC PERFORMANCE”的美国临时专利申请号62/569,433的权益，其公开内容通过引用以其整体明确地并入本文。

技术领域

本公开总体上涉及集成电路(IC)。更具体地，本公开涉及一种用于改善谐波性能的晶体管布局。

背景技术

移动射频(RF)芯片(例如，移动RF收发器)的设计复杂性因支持通信增强的附加电路功能而变得复杂。设计移动RF收发器可以包括使用绝缘体上半导体技术。绝缘体上的半导体(SOI)技术利用分层的半导体-绝缘体-半导体衬底代替了常规的半导体(例如硅)衬底，以减少寄生器件电容并改善性能。基于SOI的器件与常规的硅构建器件不同，因为硅结在电绝缘体(通常是掩埋氧化物(BOX)层)上方。然而，厚度减小的BOX层可能不能充分减少由SOI层上的有源器件和支撑BOX层的SOI衬底的接近引起的假谐波。

例如，目前使用SOI衬底来制造高性能互补金属氧化物半导体(CMOS)射频(RF)开关技术。尽管SOI衬底可以提供一些保护，以防止RF收发器中的不期望的带外谐波，但仍需要增加器件隔离度并减少RF损耗。此外，使用SOI技术制造的晶体管可能会遭受浮置主体效应，其中晶体管的主体收集在晶体管器件的结处生成的电荷。

发明内容

一种射频集成电路(RFIC)，包括多指晶体管，该多指晶体管包括离散扩散区域，并且在重新配置的形状因数内被互连为单个开关晶体管。RFIC还包括源极总线，源极总线具有耦合到多指晶体管的每个源极区域的第一多个源极指，并且具有正交地耦合到第一多个源极指的第二多个源极指。第二多个源极指将离散扩散区域并联耦合。RFIC还包括漏极总线，漏极总线具有耦合到多指晶体管的每个漏极区域的第一多个漏极指，并且具有正交地耦合到第一多个漏极指的第二多个漏极指。第二多个漏极指将离散扩散区域并联电耦合。RFIC还包括多个互连的主体接触，以偏置多指晶体管中的每个多指晶体管的主体。

一种构造射频(RF)集成电路的方法，可以包括：布置多个多指晶体管，该多个多指晶体管包括离散扩散区域，并且在重新配置的形状因数内被互连为单个开关晶体管。方法还可以包括形成具有多个源极指的源极总线，该多个源极指耦合到多个多指晶体管的每个源极区域。方法还可以包括形成具有多个漏极指的漏极总线，该多个漏极指耦合到多个多指晶体管的每个漏极区域。方法还可以包括在离散扩散区域中的每个离散扩散区域上沉积主体接触。方法还可以包括使用互连层将离散扩散区域中的每个离散扩散区域上的主体接触互连。