[发明专利]可重配置电路体系架构

说明书

一种重配置方法和可重配置电路体系架构包括可配置易失性存储电路和非易失性存储器电路元件；其中非易失性存储器电路元件存储用于重配置的多个位状态，该多个位状态从非易失性存储器电路元件中读取并写入到可配置的易失性存储电路中以进行重配置。非易失性存储器电路元件和可配置的易失性存储电路被设置在共同的管芯上。

技术领域

本技术涉及可重配置电路体系架构。这样的体系架构包括三维配置高速缓存，用于在诸如现场可编程门阵列(FPGA)和粗粒度可重配置阵列(CGRA)之类的硬件中同时部署多个配置。此外，该技术涉及结合了相关电子材料的可重配置电路体系架构及其操作和编程方法。

背景技术

可重配置电路体系架构或可编程片上系统基于可编程逻辑构建。由于客户对计算系统的定义、设计和部署方面的灵活性的需求，这种体系架构变得越来越普遍，并且其结构可以由最终用户在编译时或在运行时通过完全或部分重配置的方式来修改。但是，当前一代的可重配置体系架构：FPGA和CGRA遭受与存储配置所需的大面积以及配置存储器的高功耗相关的问题。

发明内容

本技术试图通过部分改善FPGA和CGRA的功能密度和功率分布来解决这些问题。

因此，在本技术的第一方面，提供了一种可重配置的电路体系架构，其包括可配置的易失性存储电路和非易失性存储器电路元件；其中非易失性存储器电路元件存储用于重配置的多个位状态，该多个位状态从非易失性存储器电路元件中读取并写入到可配置的易失性存储电路中以进行重配置，其中非易失性存储器电路元件和可配置的易失性存储电路被设置在共同的管芯上。

因此，在本技术的第二方面，提供了一种机器实现的重配置方法，该方法包括在非易失性存储器电路元件中存储用于重配置的多个位状态；从非易失性存储器电路元件读取多个位状态；以及将多个位状态写入到可配置的易失性存储电路中，其中非易失性存储器电路元件和可配置的易失性存储电路被设置在共同的管芯上。

在实施例中，CeRAM(相关电子随机存取存储器)单元的堆叠用在FPGA或CGRA逻辑上方的金属层中，以存储多个配置。这样的布置提供了用于在运行时重加载活动配置位的高能效系统。

当过渡金属氧化物(TMO)夹在金属层之间时形成的CeRAM装置具有两个相态：金属和绝缘体，其特征在于改变物理(或材料)和电(介电)特性的相变。这种装置从根本上不同于其它非易失性存储器技术，诸如电阻RAM(ReRAM)或自旋转移力矩RAM(STT-RAM或STT-MRAM)。与需要使用施加的临界偏置来形成丝状物(filament)或导电路径的ReRAM不同，CeRAM更为稳健，因为它需要施加的临界偏置和临界电流—因此，它不仅实现了电阻切换，而且还实现了高精确性的介电切换。

由于构造和操作上的这些差异，CeRAM装置会具有比ReRAM更好的耐用性，并且需要较低的供电电压。此外，相对于STT-RAM，CeRAM装置需要的用于访问存储器单元的能量较少。

附图说明

在附图中通过示例的方式示意性地图示了这些技术，其中：

图1A是根据实施例的包括相关电子材料的相关电子开关装置的示例实施例的框图；

图1B是相关电子开关的示例符号；

图2是相关电子开关的示例等效电路；

图3示出了相关电子开关的电流密度与电压的示例曲线图；

图4是根据实施例的可重配置电路体系架构的示意图；

图5是根据实施例的可重配置电路体系架构的示意图；

图6是根据实施例的具有SRAM和CeRAM单元的重配置电路的示意图；

图7是根据实施例的可重配置存储器的三维电路体系架构的示意图。