[发明专利]参考锁定时钟发生器

说明书

通过由参考时钟门控电路生成参考时钟门控信号的外部参考生成时钟；由所述参考时钟门控信号启用环形振荡器注入模式，以禁用环形振荡器的第一缓冲器以及启用参考时钟注入缓冲器，其中所述第一缓冲器和所述注入缓冲器的输出端并联连接至下一个缓冲器输入端；在所述注入缓冲器处接收参考时钟信号的参考时钟跃迁，并将所述参考时钟信号注入所述下一个缓冲器；以及由所述参考时钟门控信号启用环形振荡器闭环模式，以用来启用所述第一缓冲器以及禁用所述参考时钟注入缓冲器。

相关申请的交叉引用

本申请要求申请号为15/675,384，申请日为2017年8月11日，名称为“参考锁定时钟发生器”的美国申请的优先权，并通过引用将其内容整体并入本文。

技术领域

本发明总体涉及锁相环(PLL)领域。

背景技术

锁相环(PLL)通常使用外部参考来进行数字时钟的同步。采用闭环架构的普通锁相环可能存在带宽限制使得频率稳定时间较慢的问题。在无线电通信等的高频计时状况下，需要微处理器等的数字逻辑电路具有高精度。高频计时中的精度和稳定性问题要求本领域持续做出改进。

发明内容

一种方法，包括但不限于：由参考时钟门控电路生成参考时钟门控信号；由所述参考时钟门控信号启用环形振荡器注入模式，以禁用环形振荡器的第一缓冲器以及启用参考时钟注入缓冲器，其中所述第一缓冲器和注入缓冲器的输出端并联连接至下一个缓冲器输入端；在所述注入缓冲器处接收参考时钟信号的参考时钟跃迁，并将其注入所述下一个缓冲器；以及由所述参考时钟门控信号启用环形振荡器闭环模式，以用来启用所述第一缓冲器以及禁用所述参考时钟注入缓冲器。除了上述之外，该方法的其他方面见作为本公开内容一部分的权利要求书、附图和文本。

一种装置，包括但不限于：缓冲器链路，该缓冲器链路包括多个串联缓冲器电路，以及链路输入端和链路输出端；参考时钟电路；环路多路复用器，该环路多路复用器具有与所述参考时钟电路连接的注入输入端、与所述链路输出端连接的环路输入端、与所述链路输入端连接的多路复用器输出端以及注入选择输入端；以及与所述注入选择输入端连接的参考时钟门控电路，该参考时钟门控电路用于在所述注入选择输入端生成参考时钟门控信号，以选择性地启用来自所述参考时钟电路并且待被注入所述链路输入端的参考时钟信号。除了上述之外，该装置的其他方面见作为本公开内容一部分的权利要求书、附图和文本。

一种装置，包括：环形振荡器，该环形振荡器具有多个串联缓冲器和环路多路复用器，所述串联缓冲器经所述环路多路复用器的环路输入端连接成环；参考时钟电路，该参考时钟电路具有与所述环路多路复用器的注入输入端连接的参考时钟输出端；以及参考时钟门控电路，该参考时钟门控电路与所述环形振荡器的输出端连接，以及具有与所述环路多路复用器的选择输入端连接的门控窗口输出端，所述选择输入端用于选择性地断开所述环路输入端以及将所述参考时钟输出端连接至所述环形振荡器，以选择性地注入参考时钟信号。

在一个或多个不同方面中，相关装置包括但不限于用于实现本文所述方法的各个方面的电路和/或程序。该电路和/或程序可实际上为用于根据系统设计人员的设计选择实现本文所述方法的各个方面的硬件、软件和/或一台或多台机器或一件或多件制造品中的固件的任意组合。

附图说明

标注为“现有技术”的图1所示为通过将给定参考时钟倍频而生成合成高频时钟的现有技术锁相环(PLL)。

标注为“现有技术”的图2所示为图1锁相环中使用的现有技术压控振荡器。

图3所示为能够在两种模式下工作的时钟发生器的一种实施方式。

图4所示为采用图3时钟发生器的锁相环的一种实施方式。

图5A和图5B所示为时钟发生器的另一实施方式。

图6为时钟生成方法的步骤流程图。