[发明专利]肖特基势垒二极管

说明书

本发明提供难以产生因电场集中引起的电击穿的肖特基势垒二极管。肖特基势垒二极管具备由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)进行肖特基接触的阳极电极(40)、与半导体基板(20)进行欧姆接触的阴极电极(50)。漂移层(30)具有设置于俯视时与阳极电极(40)重叠的位置的多个沟槽(60)。多个沟槽(60)中，位于端部的沟槽(60a)的宽度W2被选择性地扩大。由此，沟槽(60a)的底部的曲率半径扩大或在截面上观察沟槽(60a)的情况下，由底部构成的边缘部分分离为两个。其结果，施加在位于端部的沟槽(60a)的底部的电场被缓和，因此所以难以发生电击穿。

技术领域

本发明涉及肖特基势垒二极管，特别是涉及使用了氧化镓的肖特基势垒二极管。

背景技术

肖特基势垒二极管是利用由金属和半导体的接合而产生的肖特基势垒的整流元件，与具有PN结的通常的二极管相比，具有顺向电压(forward voltage)低且开关速度快的特征。因此，肖特基势垒二极管有时用作开关元件的回流二极管等。

在将肖特基势垒二极管用作开关元件的回流二极管等的情况下，由于需要确保充分的反向耐压，所以代替硅(Si)，有时使用带隙更大的碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga₂O₃)等。其中，氧化镓由于带隙为4.8～4.9eV，非常大，且电击穿(electricalbreakdown)电场也大至约8MV/cm，所以使用了氧化镓的肖特基势垒二极管作为开关元件的回流二极管是非常有希望的。使用了氧化镓的肖特基势垒二极管的例子记载于专利文献1或非专利文献1。

非专利文献1中记载的肖特基势垒二极管具有在俯视时与阳极电极重叠的位置设置多个沟槽，并通过绝缘膜覆盖沟槽的内壁的结构。通过该结构，在施加反向电压时，位于沟槽间的台面区域成为耗尽层(depletion layer)，所以漂移层(drift layer)的沟道区域被夹断(pinch-off)。由此，能够大幅度抑制施加了反向电压的情况的漏电流。

现有技术文献

专利文献

专利文献1：日本特开2017-045969号公报

非专利文献1：设置有沟槽MOS结构的Ga2O3肖特基势垒二极管(トレンチMOS構造を設けたGa2O3ショットキーバリアダイオード)2017年第64次应用物理学会春季学术演讲会[15p-315-13]

发明内容

发明所要解决的技术问题

然而，专利文献1及非专利文献1中记载的肖特基势垒二极管由于电场集中于阳极电极的端部，所以施加高电压时，在该部分引起电击穿。例如，在非专利文献1记载的肖特基势垒二极管中，电场集中在位于端部的沟槽的边缘部分。

因此，本发明其目的在于，提供一种使用了氧化镓的肖特基势垒二极管，即难以产生因电场集中引起的电击穿的肖特基势垒二极管。

本发明的肖特基势垒二极管其特征在于，具备由氧化镓构成的半导体基板、设置于半导体基板上的由氧化镓构成的漂移层、与漂移层进行肖特基接触的阳极电极、与半导体基板进行欧姆接触的阴极电极，漂移层具有设置于俯视时与阳极电极重叠的位置的多个沟槽，多个沟槽中，位于端部的沟槽的宽度被选择性地扩大。

根据本发明，由于位于端部的沟槽的宽度被扩大，所以该沟槽的底部的曲率半径扩大，或者在截面上观察该沟槽的情况下由底部构成的边缘部分分离成两个。由此，缓和施加在位于端部的沟槽的底部的电场，所以难以产生电击穿。

本发明中，多个沟槽的内壁可以由绝缘膜覆盖。据此，能够获得用阳极电极埋入多个沟槽的内部的结构。