[发明专利]调制器

权利要求书

1.一种时间编码调制器，包括：

前馈路径，用于接收输入信号以及输出时间编码信号；

迟滞比较器模块，位于所述前馈路径中且被配置成基于所述输入信号和反馈信号而在第一节点处生成所述时间编码信号；

反馈路径，被耦合至所述第一节点，以提供所述反馈信号；以及

环路滤波器，被配置成对以下中的一个施加滤波：

所述反馈路径；或

位于所述迟滞比较器模块的上游的前馈路径；

其中所述迟滞比较器模块被配置成使得所述第一节点处的时间编码信号的状态中的任何改变被同步至第一时钟信号。

2.根据权利要求1所述的时间编码调制器，其中所述迟滞比较器模块包括锁存比较器，所述锁存比较器被配置成接收所述第一时钟信号，其中所述锁存比较器的输出状态中的任何改变被同步至所述第一时钟信号。

3.根据权利要求1所述的时间编码调制器，其中所述迟滞比较器模块包括迟滞比较器和锁存器，所述锁存器被耦合至所述迟滞比较器的输出，其中所述锁存器被配置成由所述第一时钟信号提供时钟。

4.根据任一项前述权利要求所述的时间编码调制器，其中所述调制器被配置成使得所述反馈信号与所述输入信号组合，以在前向信号路径中生成误差信号，其中所述环路滤波器被配置成对所述前向信号路径中的误差信号施加滤波，且其中所述迟滞比较器模块的第一比较器输入被耦合，以用于接收经滤波的误差信号。

5.根据权利要求4所述的时间编码调制器，其中所述环路滤波器包括积分器。

6.根据权利要求1至3中的任一项所述的时间编码调制器，其中所述迟滞比较器模块的第一比较器输入被耦合，以用于接收所述输入信号的一种型式，所述迟滞比较器模块的第二比较器输入被耦合，以用于接收所述反馈信号，且所述环路滤波器被配置成对所述反馈路径施加滤波。

7.根据权利要求6所述的时间编码调制器，其中所述环路滤波器包括：电阻器，串联在所述反馈路径中；以及，电容器，被耦合在参考电压与所述反馈路径的一个节点之间。

8.根据任一项前述权利要求所述的时间编码调制器，还包括迟滞控制器，用于控制由所述迟滞比较器模块所施加的迟滞量。

9.根据权利要求8所述的时间编码调制器，其中所述迟滞控制器被配置成控制迟滞，从而在逐循环的基础上将所述时间编码信号的循环周期维持在限定的范围内。

10.根据权利要求8或权利要求9所述的时间编码调制器，其中所述迟滞控制器被配置成抖动所施加的迟滞，从而减小所述时间编码信号中不想要的音调的可能性。

11.根据权利要求8至10中的任一项所述的时间编码调制器，其中所述时间编码调制器能操作在第一模式中以及在第二模式中，所述第一模式具有用于静态输入信号且等于第一频率的极限循环频率，所述第二模式具有等于不同的第二频率的极限循环频率，且其中所述迟滞控制器能操作以改变由所述迟滞比较器模块所施加的迟滞量，从而实施所述第一模式和所述第二模式。

12.根据权利要求11所述的时间编码调制器，其中所述第一频率高于所述第二频率，以及所述第一模式对应于比所述第二模式更高的功率模式。

13.根据权利要求11或权利要求12所述的时间编码调制器，其中所述时间编码调制器被配置成基于对所述输入信号中的信号活动的指示来选择性地操作在所述第一模式中或所述第二模式中。

14.一种调制器电路，包括计数器和根据任一项前述权利要求所述的时间编码调制器，其中所述计数器被配置成接收所述时间编码信号且生成在由所述时间编码信号所限定的周期期间第二时钟信号的时钟周期的数目的计数值，其中所述第二时钟信号被同步至所述第一时钟信号。