[发明专利]氮化硅膜的干法蚀刻速率降低

说明书

本文所描述的实施方式涉及形成氮化硅膜的方法。在一个实施方式中，使包括含硅气体和第一含氮气体的第一工艺气体组流入工艺腔室中。通过以第一频率和第一功率水平将第一射频功率施加到所述第一工艺气体组来沉积初始化层。中断所述第一工艺气体组的所述第一含氮气体的第一流动，并且使包括所述含硅气体、第二含氮气体和含氢气体的第二工艺气体组流入所述工艺腔室中。通过以高于所述第一频率的第二频率和高于所述第一功率水平的第二功率水平将第二RF功率施加到所述第二工艺气体组来在所述初始化层上沉积体氮化硅层。

背景技术

技术领域

本公开内容的实施方式总体上涉及形成氮化硅硬掩模。更具体地，本公开内容的实施方式涉及一种使用等离子体增强化学气相沉积(PECVD)工艺形成氮化硅硬掩模的方法。

相关技术描述

使用半导体器件处理形成存在于电气装置中的集成电路。在集成电路的制造中，使用沉积工艺来在半导体基板上沉积各种材料的层。为了在基板上形成特征，使用蚀刻工艺去除基板和/或沉积在基板上的介电层的部分。

使用硬掩模蚀刻以用于具有常规的光刻胶无法承受的高分辨率的深、高深宽比特征。在蚀刻之前，将硬掩模沉积在基板和/或沉积的介电层之上。当待蚀刻的下面层具有类似于用于图案化基板或沉积的介电层的光刻胶的蚀刻速率时，使用硬掩模作为阻挡层。硬掩模具有与待蚀刻的下面层不同的性质，以便保护下面层的将不去除的部分。使用标准光刻技术在氮化硅硬掩模中限定图案。然后，通过等离子体蚀刻、气体蚀刻、物理干法蚀刻或化学干法蚀刻来蚀刻硬掩模，以通过暴露将成为特征的区域来在氮化硅中限定图案。随着集成电路的最小特征大小不断减小，需要一种形成膜以用作抵抗腐蚀和图案变化的硬掩模的改进的工艺，从而为集成电路提供具有光滑表面和侧壁的特征。因此，需要具有高选择性、低蚀刻速率和低弯曲增量的硬掩模。

氮化硅硬掩模的选择性、蚀刻速率和弯曲增量基于密度和折射率来进行优化。此外，具有高压缩应力的氮化硅硬掩模是致密的并富含氮，并且当前等离子体增强化学气相沉积(PECVD)工艺无法形成氮化硅膜以供用作致密且富含氮的硬掩模。由于高沉积速率，与从原子层沉积膜(ALD)形成的氮化硅硬掩模相比，当前PECVD工艺形成具有显著地更高的蚀刻速率、更低的选择性和更高的弯曲增量的氮化硅硬掩模。然而，与由PECVD形成的膜相比，由ALD形成的氮化硅膜具有较高成本和较低产量。因此，需要一种形成具有高密度和折射率的氮化硅膜的方法的改进的工艺。

发明内容

在一个实施方式中，提供了一种用于形成氮化硅膜的方法。所述方法包括：将包括表面的基板设置在腔室中；以第一总流率来使含硅气体和第一含氮气体流入所述腔室中；通过以第一功率水平将第一射频(RF)功率施加到所述含硅气体和所述第一含氮气体来在所述基板的所述表面上沉积含硅和氮层；中断所述含硅气体和所述第一含氮气体的流动并使第二含氮气体流入所述腔室中；以及通过以高于所述第一功率水平的第二功率水平将第二RF功率施加到所述第二含氮气体来处理所述含硅和氮层。所述第二含氮气体的流率高于所述第一总流率。重复进行以下操作直到形成具有预确定的厚度的膜：所使所述含硅气体和所述第一含氮气体流动，沉积所述含硅和氮层，中断所述含硅气体和所述第一含氮气体的流动并且使所述第二含氮气体流动，以及处理所述含硅和氮层。

在另一个实施方式中，提供了一种用于形成氮化硅膜的方法。所述方法包括：将包括表面的基板设置在腔室中；使包括含硅气体和第一含氮气体的第一工艺气体组流入所述腔室中；通过以第二频率和第三功率水平将第三射频(RF)功率施加到所述第一工艺气体组来在所述基板的所述表面上沉积初始化层；中断所述第一工艺气体组的所述第一含氮气体的流动并使包括所述含硅气体、第二含氮气体和含氢气体的第二工艺气体组流入所述腔室中；以及通过以高于所述第二频率的第一频率和高于所述第三功率水平的第一功率水平将第一RF功率施加到所述第二工艺气体组来在所述初始化层上沉积体氮化硅层。所述第一工艺气体组是不含双原子氢气体的，并且所述第二工艺气体组是不含双原子氮气体的。