[发明专利]多偏置电平生成和内插

说明书

一种装置(10)包含：第一偏置电平生成器(200)，其用以生成多个偏置电平中的第一偏置电平(202)且发射具有第一电压值的偏置电平(202)；第二偏置电平生成器(321)，其用以生成所述多个偏置电平中的第二偏置电平(323)且发射具有第二电压值的第二偏置电平(321)。所述装置(10)还包含分压器(320)，所述分压器在所述第一偏置电平(202)与所述第二偏置电平(323)之间内插所述多个偏置电平的偏置电平子组，且将所述多个偏置电平中的选定偏置电平作为控制信号供应到决策反馈均衡器(70)的调整电路，以补偿由于位流的先前接收位带来的位的符号间干扰。

技术领域

本发明的实施例大体上涉及半导体存储器装置的领域。更具体地，本发明的实施例涉及全局地生成和内插半导体存储器装置的一或多个决策反馈均衡器(DFE)电路的偏置电平。

背景技术

存储器装置的操作速率，包含存储器装置的数据速率，已经随着时间而增加。作为存储器装置的速度增加的副作用，由于失真所致的数据错误可能增加。例如，可能发生发射数据之间的符号间干扰，因此先前接收到的数据影响目前接收到的数据(例如，先前接收到的数据影响且干扰随后接收到的数据)。校正此干扰的一个方式是通过使用决策反馈均衡器(DFE)电路，其可经编程以补偿(即，撤销、减轻或补偿)信道对所发射数据的影响。

另外，校正发射信号的失真仍旧很重要。然而，常规的失真校正技术可能不会充分地校正信号的失真。DFE电路可能需要生成特定输入偏置电平，但正常这些偏置电平的生成会受到不同过程、电压和温度(PVT)的变化的影响，且可能不会针对各种PVT条件极其精确地生成输入偏置电平。因为在针对PVT条件不具有容限的情况下生成的偏置电平而产生的错误可导致最终数据出现额外失真，由此降低了在存储器装置内发射的数据的可靠性。此外，各种信道条件可能需要生成和编程各种输入偏置电平。也就是说，存储器装置可含有多个信道，每个信道可经受它们自身的信道失真条件。

附图说明

在阅读以下详细描述并且参考附图之后可更好地理解本发明的各个方面，在附图中：

图1是根据本发明的实施例的说明存储器装置的某些特征的简化框图；

图2说明根据本发明的实施例的说明图1的I/O接口的数据收发器的框图；

图3说明根据本发明的实施例的图2的数据收发器的实施例的框图；

图4说明根据本发明的实施例的图2的数据收发器的第二实施例的框图；

图5示出根据本发明的实施例的失真校正电路的框图；

图6说明根据本发明的实施例的图5的决策反馈均衡器(DFE)的一部分的电路图；

图7说明根据本发明的实施例的失真校正电路的第二实施例；

图8说明根据本发明的实施例的图7的DFE的一部分的电路图；

图9说明根据本发明的实施例的偏置生成器的实施例的框图；

图10说明根据本发明的实施例的图9的偏置生成器的接收器的实施例；

图11说明根据本发明的实施例的图9的偏置生成器生成偏置电平的方法的实施例的流程图；

图12说明根据本发明的实施例的多电平偏置生成器的实施例的框图；

图13说明根据本发明的实施例的图7的DFE的一部分的第二电路图；

图14说明根据本发明的实施例的偏置生成器的实施例的第二实施例；

图15说明根据本发明的实施例的图14的偏置生成器的接收器的实施例；

图16说明根据本发明的实施例的多电平偏置生成器的第二实施例的框图；以及