[发明专利]在半导体晶片上制造厚氧化物特征的方法

说明书

在半导体晶片上制造厚氧化物特征的方法(400)包含形成(405)具有至少六微米厚度的氧化物层且在所述氧化物层上沉积(410)光致抗蚀剂层。所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X，所述光致抗蚀剂层在所述给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1。在蚀刻所述光致抗蚀剂层和所述氧化物层之前，用灰度掩模图案化(415)所述光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度(a)的侧壁的光致抗蚀剂层。

技术领域

本发明总体涉及半导体制造，且更具体地涉及在半导体晶片上制造厚氧化物特征的方法。

背景技术

期望在半导体晶片上形成高电压集成电路电容器。然而，在晶片上存在厚氧化物特征可产生下游处理的问题，除非加以小心。举例来说，如果厚氧化物特征的侧壁具有与水平线成大于30度的斜率，则厚氧化物的显著形貌可能妨碍流程中后续步骤的处理，诸如光致抗蚀剂涂覆或金属沉积。此外，蚀刻厚氧化物特征(其工艺可去除沉积于芯片上的氧化物的超过75％的部分)可导致蚀刻工具中的处理问题。这些问题的解决方案对于构建该厚氧化物堆叠是必要的。

发明内容

所描述的实施例提供制造厚氧化物特征(诸如，用于集成高电压电容器的厚介电层)的方法。通过使光致抗蚀剂的蚀刻速率和氧化物的蚀刻速率与光致抗蚀剂的斜率相一致而在氧化物侧壁中实现与水平线成小于或等于三十度的角度。在一个实例中，当厚氧化物的蚀刻速率与光致抗蚀剂的蚀刻速率的比率为4:1或更小时，以与水平线成小于或等于十度的角度形成光致抗蚀剂。较低的比率将提供较小的氧化物斜率。在一个实例中，为了避免氧化物蚀刻处理误差，根据氧化物的厚度将氧化物蚀刻工艺分为多个段。蚀刻段之间的暂停防止室侧壁的明显污染且允许等离子体随着每次点火而进行重新优化。在一个实例中，集成蚀刻停止层沉积于厚氧化物堆叠内以确保适当的蚀刻时间，从而根据晶片内和跨批次的工艺非均匀性(诸如氧化物厚度变化)来清除氧化物的整个厚度。

在一个方面，描述了在半导体晶片上制造厚氧化物特征的第一方法的实例。该方法包含形成具有至少六微米厚度的氧化物层，所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X；在氧化物层上沉积光致抗蚀剂层，所述光致抗蚀剂层在给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1；且在蚀刻光致抗蚀剂层和氧化物层之前，用灰度掩模图案化光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度的侧壁的光致抗蚀剂层。

在另一方面，描述了在半导体晶片上制造厚氧化物特征的第二方法的实例。该方法包含形成具有至少六微米厚度的氧化物层；在氧化物层上沉积且图案化光致抗蚀剂层；执行光致抗蚀剂层和氧化物层的第一定时蚀刻段，随后是第一暂停，在所述第一暂停期间停止蚀刻工艺且排出蚀刻工艺的副产物；且执行光致抗蚀剂层和氧化物层的最终蚀刻段，所述最终蚀刻段停止于蚀刻停止层。

在又一方面，描述了在半导体晶片上制造厚氧化硅特征的第三方法的实例。该方法包含形成具有至少六微米厚度的氧化硅层，所述氧化硅层在给定蚀刻剂的情况下具有第一蚀刻速率X；在氧化硅层上沉积光致抗蚀剂层，所述光致抗蚀剂层在给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1；在使用蚀刻剂来蚀刻光致抗蚀剂层和氧化硅层之前，用灰度掩模图案化光致抗蚀剂层；且使用等离子体蚀刻工艺蚀刻光致抗蚀剂层和氧化硅层以形成厚氧化硅特征，其中在由其间停止等离子体蚀刻工艺且排出等离子体蚀刻工艺的副产物的暂停分离的多个蚀刻段中执行蚀刻。

附图说明

图1描绘可使用实施例形成的高电压或超高电压电容器布置的一部分的横截面图。

图2描绘根据实施例的通过对层进行图案化和蚀刻而去除的在光致抗蚀剂和厚氧化物层中的每一者的侧壁和高光部分处的光致抗蚀剂和厚氧化物层的横截面图。

图3A描绘根据实施例的在所描述的蚀刻工艺中使用的蚀刻段期间从蚀刻室获得的输出信号。