[发明专利]用于分布式缓冲器存储器系统的地址/命令芯片同步的自动数据芯片地址定序器

说明书

公开了一种或多种存储器系统、架构结构和/或在存储器设备中存储信息的方法，以改进数据带宽和/或减少存储器系统中的通信链路上的负载。该系统可以包括一个或多个存储器设备、一个或多个存储器控制电路和一个或多个数据缓冲器电路。在一个实施例中，主机仅通过其与数据缓冲器电路的通信链路来传输数据。在一个方面，存储器控制电路不向数据缓冲器电路发送控制信号。在一个方面，存储器控制电路和数据缓冲器电路各自维持单独的状态机驱动的地址指针或本地地址定序器，其包含相同序列中的相同标签。在另一方面，公开了一种重新同步方法。

背景技术

本发明涉及存储器系统，更具体地说，涉及分布式缓冲器存储器系统。

随着信息技术的最新发展和用于存储和处理信息的因特网的广泛使用，越来越多的需求被置于计算系统对信息的获取、处理、存储和传播上。计算系统正在被开发以提高计算机能够执行用于商业、个人使用和娱乐的日益复杂的应用的速度。整个计算机系统性能受到计算机结构的每个关键元素的影响，包括处理器、任何存储器高速缓存、输入/输出(I/O)子系统的性能/结构、存储器控制功能的效率、存储器设备和系统以及任何相关联的存储器接口元素的性能、以及存储器互连接口的类型和结构。

执行日益复杂的应用的处理器的不断增加的速度对计算机中的所有其它子系统(包括存储器子系统)提出了更严格的性能要求，在软件应用的操作期间，数据在所述存储器子系统中被存储、访问和更新多次。存储器读/写操作所消耗的时间是计算机系统的最终速度和效率的主要因素。大多数计算机的存储器子系统通常由存储器控制器操作。存储器控制器的任务是尽可能快和有效地在计算机的存储器子系统和它的一个或多个处理器之间移动数据。计算机的存储器子系统通常包括存储器模块，通常是一个或多个双列直插存储器模块(DIMM)，其包括若干动态随机存取存储器(DRAM)设备。

在许多存储器子系统中，存储器控制器可以控制多个存储器通道，其中每个通道可以包括一个或多个双列直插存储器模块(DIMM)，其中DIMM可以被布置成一排或多排。计算需求需要以越来越快的存取速度存取越来越多的较高密度存储器设备的能力。

业界投入了大量的研究和开发努力，以创建改进的和/或创新的解决方案，以通过改进存储器系统/子系统设计和/或结构以及存储器系统/子系统操作的方法来最大化整体系统性能。这些努力已经导致了分布式存储器系统、分布式缓冲存储器系统、注册DIMM(RDIMM)和负载减小的DIMM(LRDIMM)以及其他系统、规范和标准(诸如例如DDR4和DDR5)的发展，这些都提供了增强的存储器性能。

在一个示例中，分布式存储器系统可以包括多个存储器设备、一个或多个地址芯片(也称为存储器控制电路)以及多个数据缓冲器或数据电路(DC)(也称为DC芯片)。在主处理器和存储器控制电路和数据缓冲器电路之间存在通信链路或总线。还存在从存储器控制电路到数据缓冲器电路的通信链路或总线。在例如DRAM的存储器设备与存储器控制电路和数据缓冲器电路之间也存在通信链路。通信链路上的带宽限制可影响存储器系统的性能。通过主机、存储器控制电路、数据缓冲器电路与存储器设备之间的通信链路及总线发送的数据、命令、控制及响应信号的量(其包括经分配以传输存储数据控制功能(例如，存储数据地址标签及位置)的带宽)影响存储器系统的性能。

发明内容

给出本公开的发明内容是为了帮助理解存储系统、架构结构以及存储和提取数据的方法，而不是为了限制本公开或本发明。本公开针对本领域的普通技术人员。应当理解，本公开的各个方面和特征可以在一些情况下有利地单独使用，或者在其他情况下与本公开的其他方面和特征组合使用。因此，可对存储器系统、架构结构及操作方法作出变化及修改以实现不同效果。