[发明专利]半导体电路和半导体电路系统

权利要求书

1.一种半导体电路，包括：

第一电路，被配置为能够生成第一节点处的电压的反相电压，并将该反相电压施加到第二节点；

第二电路，被配置为能够生成所述第二节点处的电压的反相电压，并将该反相电压施加到所述第一节点；

第一晶体管，被配置为能够通过被接通而将所述第一节点耦接到第三节点；

第一存储器元件，具有耦接到所述第三节点的第一端子和要被施加控制电压的第二端子，并被允许处于第一电阻状态或第二电阻状态；

第二晶体管，具有要被施加第一电压的源极、耦接到所述第三节点的漏极和耦接到第一预定节点的栅极，所述第一预定节点是所述第一节点和所述第二节点中的一个；

第三晶体管，具有要被施加第二电压的源极、耦接到所述第三节点的漏极和耦接到第二预定节点的栅极，所述第二预定节点是所述第一节点和所述第二节点中的另一个；

第四晶体管，被配置为能够通过被接通而将所述第二节点耦接到第四节点；

第二存储器元件，具有耦接到所述第四节点的第一端子和要被施加所述控制电压的第二端子，并被允许处于所述第一电阻状态或所述第二电阻状态；

第五晶体管，具有要被施加所述第一电压的源极、耦接到所述第四节点的漏极和耦接到所述第二预定节点的栅极；

第六晶体管，具有要被施加所述第二电压的源极、耦接到所述第四节点的漏极和耦接到所述第一预定节点的栅极；以及

驱动器，被配置为能够控制所述第一晶体管和所述第四晶体管的操作并且设置所述控制电压。

2.如权利要求1所述的半导体电路，还包括：

第七晶体管，具有要被施加所述第一电压的源极和耦接到所述第二晶体管的源极的漏极；

第八晶体管，具有要被施加所述第二电压的源极和耦接到所述第三晶体管的源极的漏极；

第九晶体管，具有要被施加所述第一电压的源极和耦接到所述第五晶体管的源极的漏极；以及

第十晶体管，具有要被施加所述第二电压的源极和耦接到所述第六晶体管的源极的漏极，其中

所述驱动器被配置为能够还控制所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管的操作。

3.如权利要求2所述的半导体电路，其中，在第一时段中，所述驱动器被配置为能够关断所述第一晶体管、所述第四晶体管、所述第八晶体管和所述第十晶体管，接通所述第七晶体管和所述第九晶体管，并且将所述控制电压设置为第三电压。

4.如权利要求3所述的半导体电路，其中，在所述第一时段之后的第二时段中，所述驱动器被配置为能够接通所述第一晶体管和所述第四晶体管并且关断所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管。

5.如权利要求4所述的半导体电路，其中，在所述第二时段之后在所述第一节点处的电压被改变之前的第三时段中，所述驱动器被配置为能够关断所述第一晶体管、所述第四晶体管、所述第七晶体管和所述第九晶体管，接通所述第八晶体管和所述第十晶体管，并且将所述控制电压设置为第四电压。

6.如权利要求4所述的半导体电路，还包括控制器，所述控制器被配置为能够控制向所述第一电路和所述第二电路的电源供应，并且被配置为在所述第一时段和所述第二时段之间的第四时段中停止向所述第一电路和所述第二电路的电源供应。

7.如权利要求1所述的半导体电路，还包括：

第十一晶体管，具有要被施加所述第一电压的源极以及耦接到所述第二晶体管的源极和所述第五晶体管的源极的漏极；以及

第十二晶体管，具有要被施加所述第二电压的源极以及耦接到所述第三晶体管的源极和所述第六晶体管的源极的漏极。

8.如权利要求1所述的半导体电路，还包括：

第一控制线，耦接到所述第二晶体管的源极和所述第五晶体管的源极；以及

第二控制线，耦接到所述第三晶体管的源极和所述第六晶体管的源极，其中

所述驱动器被配置为能够还驱动所述第一控制线和所述第二控制线。