[发明专利]半导体装置在审
申请号: | 201880080647.6 | 申请日: | 2018-10-05 |
公开(公告)号: | CN111480225A | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | 吉田成宏;木本卓也;深井诚一郎 | 申请(专利权)人: | 索尼半导体解决方案公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L25/065;H01L25/07;H01L25/18;H03B5/12;H05K9/00 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 王玉双 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
公开了一种半导体装置,该半导体装置包括通过间隔件以垂直形式设置的多个半导体芯片,其中在半导体芯片之间布置有屏蔽层,所述屏蔽层具有足以吸收从半导体芯片的生成源产生的电磁场辐射的厚度。
技术领域
本技术涉及一种半导体装置,例如可应用于接收电视广播的调谐器。
背景技术
在将多个半导体芯片安装在一个封装中的半导体装置的情况下,采用其中多个半导体芯片以水平对准的状态设置的配置。在这样的常规半导体装置中,存在以下问题:半导体装置的面积大。另外,在其中多个半导体芯片在垂直方向上堆叠的状态下设置的半导体装置中,存在以下问题:伴随着上下半导体芯片的紧密设置,在半导体芯片之间的电磁场干扰的影响下,产生半导体芯片的特性的劣化。
例如,在用于电视广播(地面广播、卫星广播、有线电视等)的接收的调谐器装置的情况下,PLL电路包括LC谐振型振荡电路。例如,对于分集接收,使用两个调谐器部。在垂直堆叠的两个半导体芯片构成各自的调谐器部的情况下,每个半导体芯片上的LC谐振型振荡电路的线圈的位置相同。因此,从一侧的振荡器的线圈产生的磁通量与另一侧的线圈相交,从而导致另一侧的振荡器的振荡频率波动的问题。
另外,在以下描述的专利文献1中,提出了一种在半导体芯片之间插入两层或更多层面积不同的间隔件的技术,作为用于避免半导体堆叠封装中的挠曲的技术。
引用列表
专利文献
[PTL 1]
JP 2005-243754A
发明内容
在专利文献1中描述的技术主要旨在防止挠曲和抑制空隙,而不是一种用于限制上述上下半导体芯片之间的电磁耦合的技术。专利文献1的问题在于:例如在金属薄膜的厚度小或噪声源的频率低的情况下,可能无法在金属薄膜中获得足够的吸收噪声损失,而可能无法获得足够噪音抑制效果。另外,金属薄膜没有电接地,并且屏蔽效果是有限的。
因此,本技术的目的是提供一种半导体装置,其中半导体芯片垂直地堆叠并且不受相互的电磁场干扰的影响。
为了解决上述问题,本技术提供一种半导体装置,包括通过间隔件以垂直形式设置的多个半导体芯片,其中
在所述半导体芯片之间布置有屏蔽层,所述屏蔽层具有足以吸收所述半导体芯片的生成源产生的电磁场辐射的厚度。
根据至少一个实施方式,尽管结构简单,但是可减小上下半导体芯片之间的电磁场干扰,并且可提供其中堆叠了两个或更多个半导体芯片的小型半导体装置。注意,这里描述的效果不一定是限制性的,并且该效果可以是本技术中描述的效果中的任何一种或不同于它们的效果。另外,本技术的内容不应被解释为受以下描述中作为示例提及的效果的限制。
附图说明
图1是本技术的第一实施方式的截面图。
图2是用于解释屏蔽层的功能的示意图。
图3是本技术的第二实施方式的截面图。
图4是本技术的第三实施方式的截面图。
图5是本技术的第四实施方式的截面图。
图6是本技术的应用示例的框图。
图7是用于解释常规半导体装置的截面图。
图8是用于解释常规半导体装置中的问题的示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼半导体解决方案公司,未经索尼半导体解决方案公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880080647.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:医疗用玻璃容器及其制造方法
- 下一篇:超声跟踪和可视化