[发明专利]基于用于QC-LDPC码的编码/解码的递增循环移位的移位寄存器架构

说明书

本公开内容的各方面涉及用于准循环低密度奇偶校验，QC‑LDPC，编码或解码的移位寄存器结构，其执行与QC‑LDPC码的奇偶校验矩阵，P‑矩阵，相对应的循环移位，即P矩阵旋转。P矩阵旋转可以由多个移位寄存器执行，其中各移位寄存器被配置为接收与P矩阵中的各自的列相对应的各自的比特集合。比特可以对应于要利用QC‑LDPC编码来编码的信息比特或者要利用QC‑LDPC解码来解码的编码比特。每周期，移位寄存器可以将它们各自的比特集合递增地旋转(例如，循环移位)，以实现与比特位置的数量相对应的各自的单独移位量。各移位寄存器的各自的单独移位量可以小于或等于每周期的最大移位量。在一些示例中，每周期的最大移位量对应于三个比特位置。

要求优先权

本申请要求享受于2017年12月20日向美国专利商标局提交的美国专利申请第15/849,590号的优先权和利益，故以引用方式将其全部内容并入本文，就如同在下文中全面地以及出于全部可适用的目的完全地陈述一样。

技术领域

概括地说，下文讨论的技术涉及无线通信系统，以及更具体地说，下文讨论的技术涉及低密度奇偶校验(LDPC)编码。

背景技术

经常地使用分组码或纠错码在噪声信道上提供可靠的对数字消息的传输。在典型的分组码中，将信息消息或序列分成多个块，然后在发送设备处的编码器在数学上向信息消息添加冗余。在编码的信息消息中利用该冗余是对于消息的可靠性而言的关键，实现针对由于噪声而可能发生的任何误码的校正。也就是说，即使部分地由于向信道添加噪声而可能发生误码，在接收设备处的解码器可以利用冗余来可靠地恢复信息消息。

这样的纠错分组码的许多示例是对于本领域普通技术人员已知的，包括汉明码、Bose-Chaudhuri-Hocquenghem(BCH)码、turbo码和低密度奇偶校验(LDPC)码，除了别的之外。许多现有的无线通信网络利用这样的分组码，诸如利用turbo码的3GPP LTE网络；以及利用LDPC码的IEEE 802.11n Wi-Fi网络。

对于诸如第五代(5G)新无线电网络的未来网络，可以继续实现LDPC码以支持广泛的信息块长度和广泛的码率。为了在高效利用硬件利用的情况下实现高吞吐量，期望对LDPC码的另外的增强。

发明内容

下文给出对本公开内容的一个或多个方面的概要，以便提供对这样的方面的基本的理解。该概要不是对本公开内容的所有预期特征的详尽概述，以及不旨在标识本公开内容的所有方面的关键或重要元素，也不旨在描绘本公开内容的任意或全部方面的范围。其唯一目的是以形式给出本公开内容的一个或多个方面的一些概念，作为对后文给出的更详细的描述的前序。

本公开内容的各个方面涉及对在低密度奇偶校验(LDPC)编码中的奇偶校验矩阵(P矩阵)旋转的执行。可以由多个移位寄存器执行P矩阵旋转，其中各移位寄存器被配置为接收与在P矩阵中的各自的列相对应的各自的比特集合。比特可以对应于将要利用LDPC编码来编码的信息比特或者将要利用LDPC解码来解码的编码比特。每周期，移位寄存器可以将它们各自的比特集合递增地旋转(例如，循环移位)，以实现与多个比特位置相对应的各自的单独移位量。各移位寄存器的各自的单独移位量可以小于或等于每周期的最大移位量。在一些示例中，每周期的最大移位量对应于三个比特位置。