[发明专利]积和运算器、神经形态器件及积和运算器的使用方法

说明书

本发明提供在应用于神经网络的情况下，能够抑制偏置项用元件的故障时的神经网络的性能降低的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11)，积运算部(10)具备多个可变输入用积运算元件(10A1A)、(10A1B)；多个固定输入用积运算元件(10A2A)、(10A2B)。多个可变输入用积运算元件(10A1A)、(10A1B)及多个固定输入用积运算元件(10A2A)、(10A2B)各自为电阻变化元件。积和运算器(1)具备：相对于多个可变输入用积运算元件输入可变信号的可变输入部(121A)、(121B)；相对于多个固定输入用积运算元件(10A2A)、(10A2B)与上述可变信号同步地输入给定的信号的固定输入部(122A)、(122B)。和运算部(11)具备检测来自多个可变输入用积运算元件(10A1A)、(10A1B)的输出及来自多个固定输入用积运算元件(10A2A)、(10A2B)的输出的合计值的输出检测器(11A)。

技术领域

本发明涉及积和运算器、神经形态器件及积和运算器的使用方法。本申请基于2017年12月28日申请于日本的专利申请2017-254662号主张优先权，并将其内容在此引用。

背景技术

目前，已知有RRAM(注册商标)基础模拟神经形态系统中的用于灰度图像识别的最佳化的学习计划(例如参照非专利文献1)。该文献中记载有模拟神经形态系统以组装的电阻式开关存储阵列为基础进行开发的内容。该文献中，新的训练计划为了通过利用段化的突触的举动将模拟系统的性能最佳化而提出。另外，该文献中，该计划相对于灰度图像识别适用。

另外，进行着使用电阻变化元件的阵列来实现模仿神经系统的神经网络的研究。神经形态器件(NMD)中，从前一阶段向下一阶段施加权重并进行累加的积和运算。因此，组合多个电阻连续地变化的电阻变化元件，以各自的电阻值为权重进行相对于输入信号的积运算，并取得从其输出的电流的总和，由此，进行和运算的各种各样的类型的积和运算器、及利用了该积和运算器的NMD的开发不断进展。

在神经网络中广泛使用的多层感知器由输入层、一个以上的隐藏层、输出层构成，各层分别以适当的权重(耦合的强度)和偏置项结合(例如，参照非专利文献2)。

现有技术文献

专利文献

专利文献1：国际公开第2017/183573号

非专利文献

非专利文献1：ZheChen等著，“RRAM基础模拟神经形态系统中的用于灰度图像识别的最佳化的学习计划(OptimizedLearning Scheme for Grayscale Image Recognitionin a RRAM Based Analog Neuromorphic System)”，2015年，IEEE，p.17.7.1-p.17.7.4

非专利文献2：SebastianRaschka著，“Python机械学习编程”，Impress，p.328-330

发明内容

发明所要解决的课题

但是，非专利文献1中，未研究应如何构成偏置项用元件。根据偏置项用元件的结构的不同，在偏置项用元件故障的情况下，神经网络的性能可能大幅降低。这是由于，通常“权重”对每个特定的耦合设定值，与之相对，偏置项为了使该层整体的值偏差而使用。

鉴于上述的问题点，本发明的目的在于，提供在应用于神经网络的情况下，能够抑制偏置项用元件的故障时的神经网络的性能降低的积和运算器、神经形态器件及积和运算器的使用方法。

用于解决课题的方案