[发明专利]多处理器系统的编程流程

说明书

公开了具有针对多处理系统的优化的编译以及对处理元件进行编程的相关方法的各种实施例，多处理系统具有针对高性能和低功耗被优化的处理元件。可以将应用源代码初始编译为中间表示。在初始编译之后，可以对资源进行映射并执行通信合成。可以在将可执行映像加载到多处理器系统上之前执行仿真和调试。在每个步骤，可以针对进行可能的优化执行检查，并使用检查的结果重复一个或多个步骤。

通过引用合并

标题为“Memory-Network Processor with Programmable Optimizations”的美国专利9430369，其发明人是Michael B.Doerr，Carl S.Dobbs，Michael B.Solka，MichaelR.Trocino，Kenneth R.Faulkner，Keith M.Bindloss，Sumeer Arya，John Mark Beardslee和David A.Gibson，其全部内容通过引用合并于此，就如同在本文全部且完整地进行了阐述。

技术领域

本发明涉及多处理器系统，并且更特别地涉及处理器操作和执行的改进，以及针对此类系统的软件的开发。

背景技术

通用硬件系统的主要目标是在保留完整的可编程性的同时实现专用的(非可编程的)硬件性能。从历史上看，这两个概念是截然相反的。专用硬件是一种固定的硬件解决方案，其以可能最有效的方式执行特定功能。这通常是依照单位功能的能量或单位(一个或多个)操作的能量以及以能与产品的部分成本相关的单位(电路)面积的功能来衡量的。芯片产品的成本由许多因素组成，包括裸片(die)面积和最终封装。成本还应考虑开发产品的整个生态系统。这种生态系统成本包括将特定应用简化为特定硬件解决方案的时间，组成整个系统所需的特定硬件解决方案的数量，以及通过定制化通信和存储器结构集成所有特定硬件解决方案所花费的时间，等等。因此，需要一种完全集成的解决方案以通过其自定义互连来支持众多特定的硬件解决方案中的所有，这导致在单个芯片裸片上有非常大的面积要求。历史上，此过程已导致解决方案在面积、能量和上市时间方面效率低下。

在考虑可编程性和定位(targeting)硬件的概念时，从硬件架构和软件开发风格的角度来看，市场或前景是由以下产品代表的：由英特尔、AMD和ARM提供的通用处理器(GPP)；来自NVIDIA和AMD的图形处理单元(GPU)；来自德州仪器和亚德诺半导体(AnalogDevices)的数字信号处理器(DSP)；来自Xilinx、Altera等的现场可编程门阵列(FPGA)；来自Cavium和Tilera的多核/众核处理器；以及专用集成电路(ASIC)或片上系统(SoC)。

基于思考了40多年的非常古老但得到证明的硬件架构，GPP用于通用处理，即，试图样样都行。它们的主流目的是运行用户界面(UI)和高度交互的UI密集型应用，例如，MSWord、Excel、电子邮件等，并带有支持的操作系统(例如，Windows和Linux)。影响功耗的硬件特性是多级缓存、复杂的硬件存储器管理单元、大型总线和大型时钟结构。总而言之，它们会耗费大量功率来执行这些任务。从软件开发的角度来看，它被认为是最简单的要定位的软件编程模型。这是从用户正在开发连续或串行执行的单个线程的角度出发的。当引入并行性或多个硬件线程(大于大约四个线程)时，对它们进行有效编程的能力就变得更加困难。这是由于以下事实：从根本上说，该架构不是为支持并行线程操作而开发的，作为结果，硬件架构需要管理大量开销复杂性。软件编程模型需要引入API或语言扩展，以便支持多个软件线程的定义。尽管这不一定很复杂，但是不幸的是，当前的GPP硬件架构需要这种复杂性。