[发明专利]添加氩至远程等离子体氧化

说明书

提供结构的共形自由基氧化的方法。在一个实施方式中，方法包括以第一流率将氢流入处理腔室，其中处理腔室具有定位在其中的基板。方法进一步包括以第二流率将氧流入前驱物活化器。方法进一步包括以第三流率将氩流入前驱物活化器。方法进一步包括在前驱活化器中从氧和氩产生等离子体。方法进一步包括将等离子体流入处理腔室，其中等离子体与氢气混合以创造活化处理气体。方法进一步包括使基板暴露于活化气体以在基板上形成氧化物膜。通过调整第三流率而控制氧化物膜的生长速率。

技术领域

本公开内容的实施方式一般涉及半导体装置制造，特别是涉及用于诸如高深宽比结构的结构的共形自由基氧化的方法。

背景技术

生产硅集成电路已经定出制造处理上的困难要求以增加装置数目，同时减少芯片上的最小特征尺寸。这些要求已经延展到包括在困难布局(topology)上沉积不同材料层并在那些层中进一步蚀刻特征的制造处理。下一代NAND闪存的制造处理涉及特别具挑战性的装置几何与尺度。NAND为一种非易失性存储技术，不需要电源以保持数据。为了在相同实体空间内增加存储器容量，已经发展出三维NAND(3D NAND)设计。此种设计通常采用沉积在基板上的交替氧化物层与氮化物层。交替氧化物层与氮化物层接着被蚀刻产生具有一个或多个表面的结构，其实质上延伸垂直于基板。此种设计考虑已经从相对低深宽比结构(例如10：1深宽比)的氧化的领域移动至高深宽比(HAR)结构(例如40：1或更大深宽比)。现有制造处理已经包括填充在HAR结构中的间隙与沟槽的方法。

3D NAND闪存结构涂布带有氮化硅(Si_xN_y)层，例如，Si₃N₄，其将被共形地氧化在HAR结构中。3D NAND闪存结构可具有高或极高深宽比，例如40：1深宽比、40：1与100：1之间深宽比、100：1深宽比、或甚至大于100：1深宽比。寻找新颖制造处理以在HAR结构的表面上共形沉积层，而非简单地填充间隙与沟槽。例如，在HAR结构的表面上共形地形成层可涉及较慢沉积速率。“共形地”通常指称在结构的表面上均匀和/或一致厚度的层。在HAR结构的环境中，当讨论实质上垂直于基板的结构表面上氧化的厚度时，“共形地”会是最贴切的。较共形的沉积可降低建构在结构的顶部处的材料。此种材料建构会造成材料过早地密封相邻结构之间的沟槽的顶部，在沟槽中形成空隙。遗憾地，减慢沉积速率也意指增加沉积时间，这降低处理效率和生产速率。

因此，需要用于高深宽比结构的共形氧化的改良处理。

发明内容

本公开内容的实施方式一般涉及半导体装置制造，与特别涉及用于诸如高深宽比结构的结构的共形自由基氧化的方法。在一个实施方式中，提供用于氧化的方法。此方法包含以第一流率将氢气流入处理腔室的处理区，其中处理区具有定位其中的基板。此方法进一步包含以第二流率将氧气流入前驱物活化器。此方法进一步包含以第三流率将氩气流入前驱物活化器。此方法进一步包含在前驱物活化器中从氧气与氩气产生等离子体。此方法进一步包含将等离子体流入处理区，其中等离子体与氢气混合以创造活化处理气体。此方法进一步包含使基板暴露于活化气体以在基板上形成氧化物膜，其中通过调整第三流率来控制氧化物膜的生长速率。

在另一实施方式中，提供用于氧化的方法。此方法包含在处理腔室的处理区中定位基板。此方法进一步包含以第一流率将氢气流入前驱物活化器，其中前驱物活化器与处理区流体地耦接。此方法进一步包含以第二流率将氧气流入前驱物活化器。此方法进一步包含以第三流率将氩气流入前驱物活化器。此方法进一步包含在前驱物活化器中从氢气、氧气与氩气产生等离子体。此方法进一步包含将等离子体流入处理区。此方法进一步包含使基板暴露于等离子体以在基板上形成氧化物膜，其中通过调整第三流率来控制氧化物膜的生长速率。