[发明专利]信号处理装置和信号处理方法有效
申请号: | 201880086104.5 | 申请日: | 2018-10-15 |
公开(公告)号: | CN111566986B | 公开(公告)日: | 2023-10-20 |
发明(设计)人: | 冈田谕志;平山雄一;山口敏宏 | 申请(专利权)人: | 索尼半导体解决方案公司 |
主分类号: | H04L7/00 | 分类号: | H04L7/00;H04L1/00;H04L25/02;H04N21/426;H04N21/4425 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 王玉双 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 信号 处理 装置 方法 | ||
1.一种信号处理装置,包括:
执行解调处理的解调处理单元;
执行解复用处理的处理单元;以及
设置在所述解调处理单元和所述处理单元之间的同步信号线、有效信号线、时钟信号线和数据信号线,其中
使用所述同步信号线、所述有效信号线、所述时钟信号线和所述数据信号线,在所述解调处理单元和所述处理单元之间传输固定长度数据包和可变长度数据包。
2.根据权利要求1所述的信号处理装置,其中
所述可变长度数据包是TLV数据包。
3.根据权利要求1所述的信号处理装置,其中
所述可变长度数据包是TLV数据包,并且在所述TLV数据包的数据包头区域中包含有指示数据包中是否有错误的错误信息。
4.根据权利要求1所述的信号处理装置,其中
所述可变长度数据包是TLV数据包,并且在写入有与所述TLV数据包中所包含的数据包类型有关的信息的区域中包含有数据包错误信息。
5.根据权利要求3所述的信号处理装置,其中
还包括传输所述错误信息的错误信号线。
6.根据权利要求3所述的信号处理装置,其中
所述错误信息以纠错码单位传输,或以可变长度数据包单位传输。
7.根据权利要求1所述的信号处理装置,其中
所述数据信号线被布线为一条至八条,并根据布线的条数进行串行传输或并行传输。
8.根据权利要求1所述的信号处理装置,其中
所述数据信号线具有一位到八位的任意位宽。
9.根据权利要求1所述的信号处理装置,其中
所述数据信号线从数据包开头的报头部分的同步字节开始按顺序对每个八位位串来传输数据,所述数据包开头由可变长度TLV数据包的TLV流、或者由固定长度的TS数据包或可变长度TLV数据包转换的固定长度TS数据包(分割TLV)的TS流组成。
10.根据权利要求9所述的信号处理装置,其中
对于所述从同步字节开始对每个八位位串来传输的数据在所述数据信号线中执行两位并行传输时,分别对所述数据信号线按输出顺序分配七位、五位、三位、一位、以及六位、四位、二位、零位的输出。
11.根据权利要求9所述的信号处理装置,其中
对于所述从同步字节开始对每个八位位串来传输的数据在所述数据信号线中执行两位并行传输时,分别对所述数据信号线按输出顺序分配一位、三位、五位、七位、以及零位、二位、四位、六位的输出。
12.根据权利要求9所述的信号处理装置,其中
对于所述从同步字节开始对每个八位位串来传输的数据在所述数据信号线中执行两位并行传输时,分别对所述数据信号线按输出顺序分配三位、二位、一位、零位、以及七位、六位、五位、四位的输出。
13.根据权利要求9所述的信号处理装置,其中
对于所述从同步字节开始对每个八位位串来传输的数据在所述数据信号线中执行两位并行传输时,分别对所述数据信号线按输出顺序分配零位、一位、二位、三位、以及四位、五位、六位、七位的输出。
14.根据权利要求1所述的信号处理装置,其中
所述同步信号线、有效信号线、时钟信号线和数据信号线是对输出接口使用了低压差分信号(LVDS)的信号线。
15.根据权利要求10所述的信号处理装置,其中
在执行两位并行传输时,多条数据输出中的两条被分配为输出端子。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼半导体解决方案公司,未经索尼半导体解决方案公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880086104.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有集成在中央控制单元中的时钟发生器的雷达系统
- 下一篇:显示装置