[发明专利]高电子迁移率晶体管及用于制造高电子迁移率晶体管的方法

权利要求书

1.一种高电子迁移率晶体管HEMT，该高电子迁移率晶体管包括：

沟道半导体结构，该沟道半导体结构包括层的堆叠体，所述层的堆叠体按照层的材料的极化幅度的顺序布置在彼此顶部上，以在由所述堆叠体中各对层形成的异质结处形成多个载流子沟道，其中，所述层的堆叠体包括第一层和第二层，其中所述第一层的极化幅度大于在所述堆叠体中布置在所述第一层下方的所述第二层的极化幅度，并且其中所述第一层的宽度小于所述第二层的宽度，以形成所述沟道半导体结构的阶梯轮廓；

源极半导体结构，该源极半导体结构包括重掺杂半导体材料，所述源极半导体结构电连接到所述沟道半导体结构以向所有载流子沟道提供载流子；

漏极半导体结构，该漏极半导体结构包括重掺杂半导体材料，所述漏极半导体结构电连接至所述沟道半导体结构以接收所有载流子沟道上的载流子；以及

源极，该源极布置在所述源极半导体结构上以与每个载流子沟道电接触；

漏极，该漏极布置在所述漏极半导体结构上以与每个载流子沟道电接触；以及

栅极，该栅极沿着所述HEMT的长度布置在所述源极和所述漏极之间，以调制所述载流子沟道的导电率，其中，所述栅极具有阶梯形状，该阶梯形状具有跟踪所述沟道半导体结构的阶梯轮廓的踏面和竖直部，其中，所述踏面具有不同的宽度。

2.根据权利要求1所述的HEMT，该HEMT还包括：

介电层，该介电层布置在所述栅极和所述沟道半导体结构之间。

3.根据权利要求1所述的HEMT，其中，所述竖直部具有相同的高度。

4.根据权利要求1所述的HEMT，其中，所述竖直部具有不同的高度。

5.根据权利要求1所述的HEMT，其中，所述源极与所述栅极之间的距离小于所述栅极与所述漏极之间的距离。

6.根据权利要求1所述的HEMT，其中，所述沟道半导体结构的材料包括氮化镓GaN、氮化铟镓InGaN、氮化铝镓AlGaN、氮化铝AlN中的一种或组合。

7.根据权利要求1所述的HEMT，其中，源极半导体区和漏极半导体区包括氮化镓GaN或氮化铟镓InGaN中的一种或组合。

8.一种用于制造高电子迁移率晶体管HEMT的方法，该方法包括以下步骤：

提供基板和沟道半导体结构，该沟道半导体结构包括层的堆叠体，所述层的堆叠体按照层的材料的极化幅度的顺序布置在彼此顶部上，以在由所述堆叠体中各对层形成的异质结处形成多个载流子沟道，其中，所述层的堆叠体包括第一层和第二层，其中所述第一层的极化幅度大于在所述堆叠体中布置在所述第一层下方的所述第二层的极化幅度，并且其中所述第一层的宽度小于所述第二层的宽度，以形成所述沟道半导体结构的阶梯轮廓；

形成包括重掺杂半导体材料的源极半导体结构，该源极半导体结构电连接到所述沟道半导体结构，以向所有载流子沟道提供载流子；

形成包括重掺杂半导体材料的漏极半导体结构，该漏极半导体结构电连接到所述沟道半导体结构，以接收所有载流子沟道上的载流子；以及

形成布置在所述源极半导体结构上以与每个载流子沟道电接触的源极；

形成布置在所述漏极半导体结构上以与每个载流子沟道电接触的漏极；以及

形成沿着所述HEMT的长度布置在所述源极和所述漏极之间以调制所述载流子沟道的导电率的栅极，其中所述栅极具有阶梯形状，该阶梯形状具有跟踪所述沟道半导体结构的阶梯轮廓的踏面和竖直部，其中，所述踏面具有不同的宽度。

9.根据权利要求8所述的方法，其中，使用电子束物理气相沉积EBPVD、焦耳蒸发、化学气相沉积和溅射工艺中的一种或组合形成电极。

10.根据权利要求8所述的方法，其中，使用化学气相沉积CVD、分子束外延MBE、金属有机气相外延MOVPE、和微波等离子体沉积中的一种或组合来制作所述沟道半导体结构。

11.根据权利要求10所述的方法，其中，所述化学气相沉积CVD包括金属有机化学气相沉积MOCVD和/或等离子体增强化学气相沉积PECVD。