[发明专利]电阻及数字处理核心在审
申请号: | 201880092389.3 | 申请日: | 2018-04-30 |
公开(公告)号: | CN111971662A | 公开(公告)日: | 2020-11-20 |
发明(设计)人: | J·P·斯特罗恩;D·S·米洛伊契奇;M·福汀;S·R·萨拉萨蒂;A·S·沙玛 | 申请(专利权)人: | 慧与发展有限责任合伙企业 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F15/163 |
代理公司: | 北京市汉坤律师事务所 11602 | 代理人: | 初媛媛;吴丽丽 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电阻 数字 处理 核心 | ||
在一些示例中,设备包括:第一处理核心,其包括电阻存储器阵列以执行模拟计算;以及数字处理核心,其包括数字存储器,该数字存储器可以利用不同的值进行编程以响应于相应的不同条件而执行不同的计算。该设备还包括控制器,该控制器用于将输入数据选择性地应用于第一处理核心和数字处理核心。
政府许可权
本发明是在国家情报局局长办公室授予的IARPA 2017-17013000002号合同的政府支持下完成的。政府拥有本发明的某些权利。
背景技术
电阻存储器单元可以被实施为忆阻器,这些忆阻器是可以通过向忆阻器应用电压或电流而被编程为不同电阻状态的设备。在对忆阻器的状态进行编程之后,可以读取忆阻器。忆阻器的状态在指定时间段内保持稳定,该时间段足够长而能够将设备视为非易失性的。多个忆阻器可以被包括在交叉杆阵列中,在该交叉杆阵列中,多个列线与多行线在结点处相交,并且忆阻器在结点处耦接到列线和行线。
附图说明
关于以下附图描述了本公开的一些实施方式。
图1是根据一些示例的包括不同处理核心的设备的框图,该不同处理核心包括具有电阻存储器阵列的电阻处理核心以及作为数字处理核心的另一处理核心。
图2是示出了根据进一步示例的不同处理核心的框图。
图3是示出了根据另外的示例一组运算的框图,其中,可以使用包括电阻存储器阵列的电阻处理核心来执行一些运算并且使用数字处理核心来执行另一运算。
图4是根据替代示例的具有多个分块的设备的框图,其中,分块包括不同处理核心。
图5是根据一些示例的控制器的过程的流程图。
图6是根据另外的示例的系统的框图。
在所有附图中,相同的附图标记表示相似但不一定相同的元件。附图不一定按比例绘制,并且某些部分的尺寸可能被放大以更清楚地示出所示出的示例。此外,附图提供了与描述一致的示例和/或实施方式。然而,描述不限于附图中提供的示例和/或实施方式。
具体实施方式
在本公开中,术语“一”、“一个”或“该”的使用也意图包括复数形式,除非上下文另外明确指出。同样,当在本公开中使用时,术语“包括”、“包含”、“具有”、“具备”、“含有”或“囊括”指定存在所述元件,但是不排除存在或添加其他元件。
在一些应用中,包括电阻存储器单元(例如,忆阻器)的电阻存储器阵列可以用于执行矩阵运算。矩阵运算是指使矩阵与输入数据进行数学计算(例如乘法、卷积等)的运算。输入数据例如可以是向量的形式。在电阻存储器单元是忆阻器的示例中,电阻存储器阵列可以被称为忆阻交叉杆阵列。
尽管随后的讨论涉及包括忆阻器的电阻存储器阵列,但是应注意,在其他示例中,可以采用不同类型的电阻存储器单元。电阻存储器单元通常是指使用存储器单元的电阻来表示数据的存储器单元。例如,存储器单元的第一电阻表示第一数据状态,存储器单元的第二电阻表示第二数据状态,依此类推。其他电阻存储器的示例包括相变存储器、磁存储器(MRAM)等。
电阻存储器阵列包括:多个行线以及与行线相交以形成多个结点或交叉点的多个列线;以及在结点处耦接在行线和列线之间的多个忆阻器。
电阻存储器阵列用值阵列进行预编程,所述值阵列表示用于与输入相乘的矩阵的值。电阻存储器阵列的编程设置了电阻存储器阵列中的每个电阻存储器单元的电阻,其中,电阻存储器单元的电阻(或者相反,电导)表示矩阵的相应值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于慧与发展有限责任合伙企业,未经慧与发展有限责任合伙企业许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880092389.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电动车辆
- 下一篇:自动生成用于对象识别的训练数据集