[发明专利]主动笔及传感器集成电路

说明书

利用分频电路这一简易的结构来生成下行链路信号用的载波，并避免接收下行链路信号的传感器集成电路侧的用于相位取得的运算的复杂化，并且削减1时隙内的未使用时间的主动笔间的差异。主动笔(2)构成为在1个时隙中发送多个符号的值，其中，包括：分频部(43)，构成为能够通过以基于互相不同的多个频率的各自的分频比将基准时钟分频而生成频率互相不同的多个载波；及调制部(44)，将第一下行链路信号以多个频率共用的符号时间长发送，第一下行链路信号是将由分频部(43)生成的第一载波利用发送对象的第一符号的值进行调制而成的信号。

技术领域

本发明涉及构成为能够朝向位置检测装置发送下行链路信号的主动笔和用于接收该主动笔发送出的下行链路信号的传感器集成电路。

背景技术

关于支持主动笔的输入的位置检测系统，近年来，要求多个主动笔的同时输入，也提出了一些为此的技术。其中之一是通过多个主动笔在相同的时隙内以不同的频率发送下行链路信号而使得多个主动笔能够同时发送下行链路信号，在专利文献1中公开了其一例。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2016/0246390号说明书

发明内容

发明所要解决的课题

本申请的发明人为了将不同的频率的下行链路信号以尽量简易的结构实现而考虑了分频电路的利用。例如，若是使用8MHz的基准时钟的情况，则能够制作在1/16分频下为500kHz、在1/24分频下为333.3kHz、在1/32分频下为250kHz的各信号，因此，若使用这些频率来生成下行链路信号，则能够利用分频电路这一简易的结构来制作下行链路信号用的载波。

然而，更详细的研究的结果是，查明了：若只是利用分频电路，则会产生接收下行链路信号的传感器集成电路侧的运算变得复杂这一问题及1时隙内的未使用时间的主动笔间的差异变大而无法有效活用时间这一问题。以下，详细说明。

图14是示出本发明的背景技术中的下行链路信号的结构的图。需要说明的是，该图所记载的技术自身是本申请的发明人想出的，在本申请的申请时间点下并不是公知的。在该图中示出了利用BPSK(Binary Phase-Shift Keying：二进制相移键控)调制后的脉冲信号来构成下行链路信号的情况的例子。因此，在图14的例子中，1符号(通过1次的调制而发送的1团数字数据)由1位构成。另外，在图14中示出了主动笔1以500kHz发送下行链路信号、主动笔2以333.3kHz发送下行链路信号、主动笔3以250kHz发送下行链路信号的例子。而且，在图14中示出了1时隙的时间长是0.25msec且在1时隙内发送的数据的尺寸是21位的例子。

为了避免高频噪声的产生，希望在1符号的发送中使用的时间的长度(图示的窗口W的时间长。以下，称作“符号时间长”)被设定为与脉冲信号的周期的整数倍相等的值。但是，若这样设定符号时间长，则如图14所示，符号时间长会针对每个频率成为不同的值。在图14的例子中，在频率是500kHz的情况下符号时间长成为10μsec，在是333.3kHz的情况下成为9μsec，在是250kHz的情况下成为8μsec。这样一来，窗口W的开始位置及结束位置针对每个频率而不同，因此接收下行链路信号的传感器集成电路侧的用于相位取得的运算会变得复杂。

另外，如图14所示，也会产生1时隙内的未使用时间的主动笔间的差异变大这一问题。例如，在使用500kHz的下行链路信号的主动笔1和使用250kHz的下行链路信号的主动笔3中，未使用时间的差异达到82-40＝42μsec。该42μsec可以说是无法有效活用的时间。

因此，本发明的目的之一在于，提供能够利用分频电路这一简易的结构来生成下行链路信号用的载波并避免接收下行链路信号的传感器集成电路侧的用于相位取得的运算的复杂化且能够削减1时隙内的未使用时间的主动笔间的差异的主动笔及传感器集成电路。