[发明专利]用于实现自适应页面大小的转换后备缓冲器

说明书

本文描述的实施例提供了一种装置，该装置包括：处理器，其用于保留通信地耦合到处理器的物理存储器的块；分配物理存储器的块的第一部分以与在处理器上执行的一个或多个进程一起使用，该第一部分被配置作为具有第一页面大小的单个存储器页面；以及响应于确定在处理器上执行的一个或多个进程所要求的物理存储器量超过第一阈值：向物理存储器的块的第一部分分配附加的存储器；并且将单个存储器页面从第一页面大小增加到第二页面大小。可以描述和要求保护其他实施例。

背景技术

本文描述的主题总体上涉及数据处理。更具体地，本文描述的主题涉及可以用于在存储器中实现自适应页面大小的转换后备缓冲器(TLB)。

处理设备可以使用一个或多个转换后备缓冲器(TLB)来将在该处理设备上执行的应用所使用的虚拟存储器地址转换为存储器中的物理存储器地址。虚拟地址通常包括虚拟页号和页面偏移。

TLB通常被构造为转换表，该转换表可以被存储在耦合到处理设备的本地存储器(即，高速缓冲存储器)中。TLB可以包括多个条目，这些条目中的每一个包括标签和物理页号，该标签对应于虚拟地址。当在处理设备上执行的处理线程请求来自虚拟页面地址的数据时，处理设备针对具有与地址的虚拟页号匹配的标签的条目对TLB进行搜索，该虚拟页号由应用使用作为搜索TLB的关键字。如果在TLB中找到匹配的条目(即，TLB命中)，则从TLB中取回物理页号，并将其用于从存储器中取回数据。如果在TLB中找不到匹配的标签(即，TLB未命中)，则从存储器中取回物理页号。如果物理页号不在存储器中(即，页面错误异常)，则必须从磁盘中取回数据。

TLB未命中和页面错误异常会导致在进程的执行中的显著性能损失。当图形处理单元(GPU)用作中央处理单元(CPU)的加速器并实现统一的存储器空间时，性能影响可能特别显著。因此，用于改进TLB的效率和利用的技术例如在图形处理应用中可能是实用的。

附图说明

因此，可以通过参考实施例获得可以详细地理解本发明的上面引述的特征的方式、上面简要概述的对实施例更具体的描述，实施例中的一些在附图中示出。然而，应该注意到附图仅示出了典型的实施例，因此不应该被认为限制其范围。

图1是根据本文描述的一些实施例的处理系统的框图；

图2是根据本文描述的一些实施例的处理器的框图；

图3是根据本文描述的一些实施例的图形处理器的框图；

图4是根据本文描述的一些实施例的图形处理器的图形处理引擎的框图；

图5是根据本文描述的一些实施例的图形处理器核心的硬件逻辑的框图；

图6A-6B示出了根据本文描述的实施例的线程执行逻辑，其包括在图形处理器核心中采用的处理元件的阵列；

图7是示出根据本文描述的一些实施例的图形处理器指令格式的框图；

图8是根据本文描述的一些实施例的图形处理器的框图；

图9A-9B示出了根据本文描述的一些实施例的图形处理器命令格式和命令序列；

图10示出了根据本文描述的一些实施例的用于数据处理系统的示例性图形软件架构；

图11A是示出根据本文描述的一些实施例的IP核心开发系统的框图；

图11B示出了根据本文描述的一些实施例的集成电路封装组装件的截面侧视图；

图12是示出根据实施例的示例性片上系统集成电路的框图；

图13A-13B是示出根据本文描述的实施例的在SoC内使用的示例性图形处理器的框图。

图14A-14B示出了根据本文描述实施例的附加的示例性图形处理器逻辑；

图15示出了根据本文描述的实施例的数据处理系统；