[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，其中，

所述半导体集成电路具备：

相位同步电路，其与基准时钟信号同步，并生成对所述基准时钟信号进行倍频而得到的同步时钟信号；

边沿检测电路，其在所述同步时钟信号的定时检测所述基准时钟信号的信号波形发生变化的边沿，并输出表示检测到所述边沿的定时的边沿检测信号；以及

时钟分频电路，其在与所述边沿检测信号相应的定时被复位，生成对所述同步时钟信号进行分频而得到的分频时钟信号。

2.根据权利要求1所述的半导体集成电路，其中，

所述边沿检测电路输出所述同步时钟信号的1个周期量的所述边沿检测信号。

3.根据权利要求2所述的半导体集成电路，其中，

所述半导体集成电路还具备延迟调整部，该延迟调整部使所述边沿检测信号以所述同步时钟信号的周期的单位而延迟。

4.根据权利要求3所述的半导体集成电路，其中，

所述半导体集成电路还具备：

延迟部，其模拟所述分频时钟信号的路径的传播延迟，使所述分频时钟信号延迟与所述传播延迟相应的时间；以及

相位比较部，其对所述基准时钟信号与由所述延迟部延迟后的所述分频时钟信号的相位进行比较。

5.根据权利要求4所述的半导体集成电路，其中，

所述延迟调整部使所述边沿检测信号延迟基于所述相位比较部的相位比较结果而设定的所述同步时钟信号的周期量的时间。

6.根据权利要求5所述的半导体集成电路，其中，

所述半导体集成电路还具备延迟微调整部，该延迟微调整部使所述分频时钟信号延迟所述同步时钟信号的1个周期内的时间，

所述延迟部使由所述延迟微调整部延迟后的所述分频时钟信号进一步延迟与所述传播延迟相应的时间。

7.根据权利要求6所述的半导体集成电路，其中，

所述延迟微调整部使所述分频时钟信号延迟基于所述相位比较部的相位比较结果而设定的时间。

8.根据权利要求1至7中的任意一项所述的半导体集成电路，其中，

所述半导体集成电路还具备控制部，该控制部使所述边沿检测电路开始所述边沿的检测。

9.根据权利要求3至7中的任意一项所述的半导体集成电路，其中，

所述半导体集成电路还具备控制部，该控制部使所述边沿检测电路开始所述边沿的检测，并且对所述延迟调整部设定使所述边沿检测信号延迟的时间。

10.根据权利要求4至7中的任意一项所述的半导体集成电路，其中，

所述半导体集成电路还具备控制部，该控制部使所述边沿检测电路开始所述边沿的检测，并且基于所述相位比较部的相位比较结果，对所述延迟调整部设定使所述边沿检测信号延迟的时间。

11.根据权利要求6或7所述的半导体集成电路，其中，

所述半导体集成电路还具备控制部，该控制部使所述边沿检测电路开始所述边沿的检测，并且基于所述相位比较部的相位比较结果，对所述延迟调整部设定使所述边沿检测信号延迟的时间，对所述延迟微调整部设定使所述分频时钟信号延迟的时间。