[发明专利]多核系统的内连线结构

说明书

一种多核系统的内连线结构，该内连线结构包括多个第一运算核、第一环状总线、直接存储器存取引擎以及直接存储器存取环状控制器。第一运算核连接至第一环状总线。直接存储器存取环状控制器将直接存储器存取引擎连接至第一环状总线。第一运算核通过第一环状总线与直接存储器存取引擎通信，并使直接存储器存取引擎进行存储器操作。本发明可提升直接存储器存取的工作效率，且加快直接存储器存取引擎与各个运算核之间的通信速度。

技术领域

本发明有关于一种多核系统(multicore system)，且特别是有关于一种具备直接存储器存取引擎的多核系统的内连线结构。

背景技术

目前的中央处理器(CPU)的结构通常是以多个运算核为主。为了将这些运算核以高速传输的方式来交流信息，许多类型的片内总线(in-chip bus)经研发以将这些运算核相互串接通信。环状总线(ring bus)是CPU架构中常用的片内总线之一，其利用分别连接到对应元件的多种环站点(ring stop)让这些运算核相互传递数据。

另一方面，直接存储器存取(DMA)技术主要用来进行数据的搬移，从而减轻中央处理器的负担。直接存储器存取控制器可在没有CPU帮助的情况下依照CPU先前的指示来存取/搬移储存设备中的数据，并在数据的存取/搬移完成后通知CPU。因此，直接存储器存取技术在当前电子系统的运算结构中十分重要。

目前，片内总线技术跟直接存储器存取技术没有相互整合的情形。因此，如何利用片内总线技术跟直接存储器存取技术以使中央处理器结构能够更为顺畅地、高速地运行，是可供研究的方向。

发明内容

本发明提供一种多核系统的内连线结构，可在采用环状总线作为片内总线的中央处理器结构的情况下提升直接存储器存取(DMA)的工作效率，且加快DMA引擎与各个运算核之间的通信速度。

本发明的多核系统的内连线结构包括多个第一运算核、第一环状总线、直接存储器存取引擎以及直接存储器存取环状控制器。第一运算核连接至第一环状总线。直接存储器存取环状控制器将直接存储器存取引擎连接至第一环状总线。第一运算核通过第一环状总线与直接存储器存取引擎通信，并使直接存储器存取引擎进行存储器操作。

基于上述，本发明实施例的多核系统的内连线结构将直接存储器存取引擎设置在环状总线中，并额外设置用来让直接存储器存取引擎对环状总线中的数据包进行存取的直接存储器存取环状控制器。如此一来，各个运算核能迅速地利用环状总线中的直接存储器存取引擎，从而直接地对直接存储器存取引擎下达存储器操作的相关指令。并且，此直接存储器存取引擎与同样设置在环状总线中的动态随机存取存储器之间的通信将更为顺畅。换句话说，存储器操作的直接存储器存取周期(DMA cycle)将可更为快速地处理。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是一种多核系统的内连线结构的示意图。

图2是依照本发明第一实施例的一种多核系统的内连线结构的示意图。

图3是依照本发明第二实施例的一种多核系统的内连线结构的示意图。

图4是依照本发明第三实施例的一种多核系统的内连线结构的示意图。

其中，附图中符号的简单说明如下：

100、200、300、400：多核系统的内连线结构

110：环状总线

121～124：第一运算核

125：第一系统核

126：第一动态随机存取存储器(DRAM)

131～134：第一末级高速缓存存储器