[发明专利]一种时序可配置的多路动态视频模拟方法及其处理系统

权利要求书

1.一种时序可配置的多路动态视频处理系统，其特征在于，包括依次连接的接口模块、视频解码模块、RGB/YCbCr数据缓存模块、数据写模块、存储器时序控制模块、数据读模块、输出数据缓存模块、时序生成模块、协议生成模块和输出接口模块，控制接口模块经过控制命令解析模块与时序生成模块连接；

视频解码模块为视频解码芯片，用于接收任意动态视频图像并解析出图像数据，根据控制命令选择性解码；数据缓存模块接收视频解码模块解码出的图像数据，并进行图像数据的提取和缓存；存储器时序控制模块产生存储器的读写控制时序，通过数据写模块将数据缓存模块输出的图像数据存入存储器中，再根据总体程序调度，通过数据读模块从存储器中读出图像数据到输出数据缓存模块；输出数据缓存模块接收存储器中的图像数据并进行缓存；时序生成模块接收输出动态图像帧频、分辨率、时序配置参数，按配置参数要求生成任意配置的动态视频图像的时序；时序生成模块与协议生成模块连接，进行输出电平的转换；控制接口模块按照约定的协议接收控制命令，并传送给控制命令解析模块，解析出各路视频输出的帧频、分辨率、时序配置参数。

2.根据权利要求1所述的时序可配置的多路动态视频处理系统，其特征在于，接口模块包括USB、HDMI或DVI。

3.根据权利要求1或2所述的时序可配置的多路动态视频处理系统，其特征在于，视频解码模块的解码格式包括8-/12-bit 4:2:2YCbCr或者24-bit 4:4:4RGB。

4.一种时序可配置的多路动态视频模拟方法，其特征在于，包括以下步骤：

S1、通过接口模块接收外部任意定制的动态视频图像；

S2、接口模块接收的任意定制的动态视频图像，经视频解码模块进行解码；

S3、数据缓存模块接收视频解码模块的图像数据，进行图像数据的提取，并按行缓存在双端口数据fifo中；

S4、图像数据写模块从双端口数据fifo中读取图像数据，结合存储器时序控制模块将图像数据依次写入指定的存储器地址中；

S5、图像数据读模块根据图像数据写模块的状态适时从对应地址按行读取图像数据，分别输出到数据缓存模块进行输出视频图像数据的缓存；

S6、控制接口模块接收控制指令，控制命令解析模块将收到的控制命令解析成对应的不同路的帧频、分辨率、时序配置参数信息，实时更新不同路视频输出时序；

S7、时序生成模块从数据缓存模块读取图像数据，并根据控制命令解析模块实时输出的帧频、分辨率和时序配置参数，生成不同的动态视频时序；

S8、不同的时序生成模块输出的视频图像数据经协议生成模块和接口模块输出。

5.根据权利要求4所述的时序可配置的多路动态视频模拟方法，其特征在于，所述方法包括一个接口模块、一个视频解码模块、一个数据缓存模块、一个图像数据写模块、N个图像数据读模块、一个存储器时序控制模块、一个控制接口模块、一个控制命令解析模块、N个输出数据缓存模块、N个时序生成模块、N个协议生成模块和N个接口模块。

6.根据权利要求4所述的时序可配置的多路动态视频模拟方法，其特征在于，步骤S1中，接口模块为USB、HDMI、DVI接口接收任意定制视频。

7.根据权利要求4所述的时序可配置的多路动态视频模拟方法，其特征在于，步骤S2中，解码格式为8-/12-bit 4:2:2YCbCr或24-bit 4:4:4RGB。

8.根据权利要求4所述的时序可配置的多路动态视频模拟方法，其特征在于，步骤S6中，控制接口模块为UART、I2C或SPI。

9.根据权利要求4所述的时序可配置的多路动态视频模拟方法，其特征在于，步骤S8中，协议生成模块采用视频芯片实现，接口模块采用cameralink接插件或HDMI接插件。