[发明专利]一种基于高速数据处理FPGA架构的无线自组网通信电台

权利要求书

1.一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，包括基带处理模块、接收/发射通道模块和功率放大模块，其中接收/发射通道模块主要由射频放大器、滤波器、下变频器、频综芯片、中频VGA芯片和电源处理芯片组成，用于将天线接收到的射频信号进行下变频至中频信号，将该中频信号转发至调制解调控制模块，进行解调和处理，功率放大模块用于对设备的发射信号进行功率放大，基带处理模块包括数据处理与控制模块、中频解调模块、射频调制模块、电源模块、时钟模块和各功能接口模块，数据处理与控制模块基于具有高速数据处理能力的FPGA架构，即在单片处理器上集成了ARM核与FPGA功能的IC芯片，实现专用芯片配置解调、控制和基带信号处理。

2.如权利要求1所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，所述数据处理与控制模块用于完成对输入数字化后的中频信号进行解调处理，随后将解调处理后的数据经COFDM调制送入D/A转换器；

为专用功能电路提供所需的配置：包括模数转换器、数模转换器、锁相环、时钟；完成对静态存储器NOR Flash和动态存储器DDR3的控制；

同时与外部专用接口电路进行数据交互，完成对接收/发射通道单元和功率放大单元的控制。

3.如权利要求1所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，所述中频解调模块用于接收通道单元放大、滤波、下变频处理后的中频模拟信号，经模/数转换器后为基带数据处理模块提供需处理的数字信号。

4.如权利要求1所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，射频调制模块用于将D/A转换后的COFDM调制信号，经正交调制后直接转换为L波段的射频信号，经滤波、放大后送入功放单元。

5.如权利要求1所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，电源模块用于将外部提供的12V直流电源转化为基带数据处理模块所需的各电源轨道，并为接收/发射通道单元提供系统电源。

6.如权利要求1所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，时钟模块提供基带数据处理模块、接收/发射通道单元所需的各时钟信号。

7.如权利要求1所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，所述功能接口模块包括以太网接口模块、音频接口模块、串行数据接口模块、SD卡接口模块、指示灯接口模块、功放单元与接收/发射通道单元控制接口模块。

8.如权利要求7所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，以太网接口模块设计有两个相互独立的10/100M速率自适应以太网接口，用于提供基于Web的人机交互界面，即将各节点和网络状态信息以图形和文字的方式直观展示在网页界面中，并对组网电台的工作参数进行配置与读取，还可通过该以太网接口进行在线程序更新；可外接IP摄像头进行图像信息采集工作，即将当前节点所采集的图像信息转发至同一Mesh网络内的其它任意节点，

两组以太网接口均由标准的JST连接器与整机外部的RJ45连接器相连，基于FPGA架构的高速数据处理器包含了两个千兆以太网MAC层硬件，因此其外部还需外接以太网物理层传输接口芯片，该芯片可支持RGMII与SGMII接口形式，并采用4位数据接口，工作时钟为25MHz，其在时钟的上升沿和下降沿同时传输数据，使其传输速率可达100Mbps。

9.如权利要求7所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，无线自组网电台基带数据处理模块的音频接口，同样采用标准的JST连接器，与整机外部的标准3.5mm音频接口连接，通过麦克风输入的音频信号经音频编解码芯片以及数据处理与控制单元处理后，发送至同一Mesh网络中的其他电台节点，从而实现两台或多台设备的实时双向语音通信。

10.如权利要求7所述的一种基于高速数据处理FPGA架构的无线自组网电台，其特征在于，设计有两个RS232和一个RS485串行数据接口，都可作为外接GPS接收机的串行数据输入接口，为每台设备提供定位数据信息，还可通过上位机发送的指令控制信息控制、修改设备的工作参数，并在上位机界面上实时显示；

无线自组网电台还具有扩展存储器空间功能，即设备通过SD存储卡存储图像、音频信息，当存储容量达到上限时可自动进行循环覆盖，无线自组网电台的外部双色LED指示灯，通过点亮不同颜色来指示整机的工作状态，基带数据处理模块通过标准的JST接口与功放单元控制接口模块连接，来控制功放单元控制接口模块的上电与使能。