[发明专利]集成电路装置

说明书

此处提供具有接点栅极结构的集成电路与形成集成电路的方法的例子。在一些例子中，集成电路包括存储器，其包含多个鳍状物，与延伸于鳍状物的第一鳍状物与第二鳍状物上的栅极结构。栅极结构包括物理接触第一鳍状物的栅极，以及位于第二鳍状物与栅极之间的栅极介电层。在这些例子中，第一鳍状物包括源极/漏极区与物理接触栅极的掺杂区。

技术领域

本发明关于集成电路装置，更特别关于其接点栅极结构与其形成方法。

背景技术

半导体集成电路产业已经历快速成长。在集成电路的演进中，功能密度(如单位芯片面积中的内连线装置数目)通常随着几何尺寸(如制程所能产生的最小构件或线路)缩小而增加。尺寸缩小的制程通常有利于增加产能并降低相关成本。然而，尺寸缩小亦会增加整合这些集成电路的装置的设计与制造的复杂性。随着制造方法的进展，制作复杂性提高的设计时，仍可兼具精确性与可信度。

举例来说，制造方法的进展可实施三维设计如鳍状场效晶体管。鳍状场效晶体管可设想为自基板向外凸起至栅极的一般平面装置。例示性的鳍状场效晶体管具有薄的鳍状物或鳍状结构，其自基板向上延伸。场效晶体管的通道区形成于此垂直鳍状物上，而栅极位于鳍状物的通道区上(如包覆通道区周围)。包覆鳍状物周围的栅极可增加通道区与栅极之间的接触面积，且栅极可经由多侧控制通道。利用上述装置的方式超过一种。在一些应用中，鳍状场效晶体管可减少短通道效应、减少漏电流、并增加电流。换言之，这些装置可比平面装置更快、更小、且更有效率。

不论是平面晶体管、鳍状场效晶体管、或其他非平面装置，构成集成电路的晶体管可实现计算至存储的多种目的。集成电路装置可包含百万计或十亿计的晶体管配置于计算核心、存储器(如静态随机存取存储器)、输入/输出单元、及/或其他结构中。综上所述，存储器中最小的晶体管尺寸与晶体管之间的最小空间，可能对完成的电路尺寸产生深远的影响。

发明内容

本发明一实施例提供的集成电路装置，包括：存储器，包括：多个鳍状物；以及栅极结构，延伸于鳍状物的第一鳍状物与第二鳍状物上，其中栅极结构包括：栅极，物理接触第一鳍状物；以及栅极介电层，位于栅极与第二鳍状物之间。

附图说明

图1A与1B是本发明多种实施例中，具有接点栅极的工件的制作方法的流程图。

图2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、与20A是本发明多种实施例中，工件于制作方法的多种阶段中的上视图。

图2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B、17B、18B、19B、与20B是本发明多种实施例中，工件于制作方法的多种阶段中，沿着栅极平面的剖视图。

图2C、3C、4C、5C、6C、7C、8C、9C、10C、11C、12C、13C、14C、15C、16C、17C、18C、19C、与20C是本发明多种实施例中，工件于制作方法的多种阶段中，沿着鳍状物长度的平面的剖视图。

图21是本发明多种实施例中，具有多种组成的接点栅极的工件的制作方法的流程图。

图22A、23A、24A、25A、26A、与27A是本发明多种实施例中，工件于制作方法的多种阶段中的上视图。

图22B、23B、24B、25B、26B、与27B是本发明多种实施例中，工件于制作方法的多种阶段中，沿着栅极平面的剖视图。

图22C、23C、24C、25C、26C、与27C是本发明多种实施例中，工件于制作方法的多种阶段中，沿着鳍状物长度的平面的剖视图。

图28是本发明多种实施例中，具有多种组成的接点栅极的工件的制作方法的流程图。