[发明专利]一种SM2算法并行多路硬件实现方法

说明书

本发明公开了一种SM2算法并行多路硬件实现方法，包括：客户端、FPGA、密码模块以及主控处理器。与现有技术相比，本发明具有以下益处：(1)相对于以往技术，该项技术将主控处理器系统资源(通道处理线程)、FPGA计算资源与实际客户端会话通过多路通道进行绑定，极大提高了硬件资源利用率；(2)相对于以往技术，该项技术同时支持256个客户端会话并行执行SM2运算，大大提高了SM2运算并行程度；(3)相对于以往技术，当客户端负载与密码模块功耗为线程关系，最大程度降低密码模块在中低负载的情形下，资源浪费现象。

技术领域

本发明涉及密码学技术领域，更具体的说是涉及一种SM2算法并行多路硬件实现方法。

背景技术

SM2算法标准系列是由国家密码管理局制定，采用ECC椭圆曲线密码机制，在签名、密钥交换方面不同于ECDSA、ECDH等国际标准，选取了更为安全的机制。国家密码管理局同时制定了配套的密码设备应用接口规范，采用会话方式访问密码运算接口。

已有的SM2算法硬件实现受限于FPGA器件技术工艺、散热功耗等，其主控处理器采用单片机、DSP、片上系统核等方式实现，并发度不高，性能受限，导致SM2算法整体性能不能实现量的突破。

目前FPGA器件技术工艺已具备和低功耗的ARM多核处理器配合工作，配套完善的散热设计，已具备通过提高并发度来提升SM2算法整体性能的条件。

发明内容

有鉴于此，本发明提供了一种可以用于SM2非对称密码算法运算，提高SM2算法数字签名、加密解密、密钥协商并发程度，极大提升整体性能的SM2算法并行多路硬件实现方法。

为实现上述目的，本发明提供如下技术方案：

一种SM2算法并行多路硬件实现方法，包括：客户端、FPGA、密码模块以及主控处理器；其中，

所述客户端：用于创建会话，使用密码设备应用接口，以会话方式调用SM2密码运算接口；

每个所述FPGA包含有FPGA模块1至模块4，每个模块均内置有卡内接口寄存器和PC侧接口寄存器，且所述卡内接口寄存器和PC侧接口寄存器共用存储器内的计算资源，减少数据复制带来的开销；

所述主控处理器内置有处理核，每个处理核含有1-4个内核，所述内核中轮询线程获取状态队列中的状态数据，根据数据中的通道号唤醒对应通道的处理线程；

其特征在于，每个客户端会话对应一路通道，每个通道的请求由对应的通道处理线程进行处理，FPGA为每个通道预分配计算资源，由于每个内核支持64个通道，4个内核支持256个多路通道，因此最大支持可以256个客户端会话。

优选的，在上述一种SM2算法并行多路硬件实现方法中，所述FPGA的卡内寄存器接口组数与主控处理器的内核数目一致，以支持无锁并行计算。

优选的，在上述一种SM2算法并行多路硬件实现方法中，运行时，所述FPGA通过状态队列通知客户端、主控处理器；其中，状态队列与主控处理器的内核数目一致，以支持无锁并行计算。

优选的，在上述一种SM2算法并行多路硬件实现方法中，该方法中所述内接口寄存器、PC侧接口寄存器与状态队列分离设计，以减少数据复制带来的开销。

6、优选的，在上述一种SM2算法并行多路硬件实现方法中，该方法包括：初始阶段和运行阶段；

初始阶段：1)FPGA为每个通道分配卡内、PC侧接口寄存器资源，计算资源(乘法器)；2)主控处理器分配DMA等资源、配置卡内寄存器，为每个处理核创建一个轮询线程，和FPGA进行通信，为每个通道创建处理线程；

运行阶段：1)客户端创建会话，调用SM2密码运算接口；

2)客户端将SM2密码运算请求数据发送到会话对应的通道中，同时写PC侧接口寄存器；