[发明专利]多晶硅的刻蚀方法在审
申请号: | 201910014696.6 | 申请日: | 2019-01-08 |
公开(公告)号: | CN109887842A | 公开(公告)日: | 2019-06-14 |
发明(设计)人: | 陈曦;黄景丰 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/3213 | 分类号: | H01L21/3213;H01L21/3215 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 刻蚀 多晶硅 掺入 形貌 | ||
1.一种多晶硅的刻蚀方法,其特征在于:通过对需要刻蚀的多晶硅的不同部分掺入不同类型的杂质,或者掺入同类型但不同浓度的杂质,然后进行刻蚀来控制不同部位的刻蚀速率。
2.如权利要求1所述的多晶硅的刻蚀方法,其特征在于:所述的掺杂,当多晶硅掺入N型杂质时,刻蚀速率会变快,杂质浓度越高刻蚀速率越快;当多晶硅掺入P型杂质时,刻蚀速率会变慢,杂质浓度越高刻蚀速率越慢。
3.如权利要求1所述的多晶硅的刻蚀方法,其特征在于:所述的掺杂是掺入能形成N型或者P型的所有杂质。
4.如权利要求2所述的多晶硅的刻蚀方法,其特征在于:通过对掺杂类型或者掺杂的浓度进行调整,能刻蚀出不同的多晶硅形貌。
5.如权利要求4所述的多晶硅的刻蚀方法,其特征在于:当多晶硅上层为N型掺杂,下层为P型掺杂,或者多晶硅上下层为同类型的N型杂质且上层浓度高于下层,则多晶硅刻蚀时上层的刻蚀速率快于下层;当多晶硅上层为P型掺杂,下层为N型掺杂,或者多晶硅上下层为同类型的P型杂质且上层浓度高于下层,则多晶硅刻蚀时上层的刻蚀速率慢于下层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910014696.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造