[发明专利]一种残差网络的加速方法、装置、设备及存储介质

权利要求书

1.一种基于DLA的残差网络加速方法，其特征在于，应用于现场可编程门阵列FPGA，包括：

响应于对深度学习加速器DLA的执行指令，对预设数据进行卷积计算；

根据预先接收的控制参数，判断是否需要对经过所述卷积计算的所述预设数据进行残差计算；

若是，则对经过所述卷积计算的所述预设数据进行所述残差计算，并对经过所述残差计算的所述预设数据执行所述DLA中所述卷积计算后的相关计算操作；

否则对经过所述卷积计算的所述预设数据直接执行所述DLA中所述卷积计算后的相关计算操作。

2.根据权利要求1所述的残差网络加速方法，其特征在于，所述对预设数据进行卷积计算具体为：

将外部存储器中的所述预设数据中的第一预设子数据以及第二预设子数据写入自身的片上缓存中的第一预设区域；

从所述第一预设区域获取所述第一预设子数据以及所述第二预设子数据；

对所述第一预设子数据以及所述第二预设子数据分别进行卷积计算，并将所述第一预设子数据的第一卷积计算结果写入所述片上缓存的第二预设区域，将所述第二预设子数据的第二卷积计算结果写入所述片上缓存的第三预设区域；

则所述若是，则对经过所述卷积计算的所述预设数据进行所述残差计算具体为：

若是，则从所述第二预设区域获取所述第一卷积计算结果，从所述第三预设区域获取所述第二卷积计算结果；

对所述第一卷积计算结果以及所述第二卷积计算结果进行所述残差计算。

3.根据权利要求2所述的残差网络加速方法，其特征在于，所述第一预设区域、所述第二预设区域以及所述第三预设区域均为预先在所述片上缓存中划分的区域；

其中，所述第一预设区域、所述第二预设区域以及所述第三预设区域的存储量不小于预设数值。

4.根据权利要求2所述的残差网络加速方法，其特征在于，所述外部存储器为双倍速率同步动态随机存储器DDR。

5.根据权利要求4所述的残差网络加速方法，其特征在于，所述DDR为DDR 4。

6.根据权利要求1至5任一项所述的残差网络加速方法，其特征在于，所述响应于对深度学习加速器DLA的执行指令，对预设数据进行卷积计算具体为：

响应于对深度学习加速器DLA的执行指令，对经过Winograd转换的预设数据进行卷积计算。

7.一种基于DLA的残差网络加速装置，其特征在于，应用于FPGA，包括：

第一控制模块，用于响应于对深度学习加速器DLA的执行指令，对预设数据进行卷积计算；

判断模块，用于根据预先接收的控制参数，判断是否需要对经过所述卷积计算的所述预设数据进行残差计算，若是则触发第二控制模块，否则触发第三控制模块；

所述第二控制模块，用于对经过所述卷积计算的所述预设数据进行所述残差计算，并对经过所述残差计算的所述预设数据执行所述DLA中所述卷积计算后的相关计算操作；

所述第三控制模块，用于对经过所述残差计算的所述预设数据直接执行所述DLA中所述卷积计算后的相关计算操作。

8.根据权利要求7所述的残差网络加速装置，其特征在于，所述对预设数据进行卷积计算具体为：

将外部存储器中的所述预设数据中的第一预设子数据以及第二预设子数据写入自身的片上缓存中的第一预设区域；

从所述第一预设区域获取所述第一预设子数据以及所述第二预设子数据；

对所述第一预设子数据以及所述第二预设子数据分别进行卷积计算，并将所述第一预设子数据的第一卷积计算结果写入所述片上缓存的第二预设区域，将所述第二预设子数据的第二卷积计算结果写入所述片上缓存的第三预设区域；

则所述若是，则对经过所述卷积计算的所述预设数据进行所述残差计算具体为：

若是，则从所述第二预设区域获取所述第一卷积计算结果，从所述第三预设区域获取所述第二卷积计算结果；

对所述第一卷积计算结果以及所述第二卷积计算结果进行所述残差计算。