[发明专利]一种功率器件及其制作方法

说明书

本发明提供一种功率器件及其制作方法，包括：第二导电类型的衬底，形成于所述衬底内的至少两个第一导电类型的第一埋层，形成于所述衬底内的至少一个第二导电类型的第二埋层，形成于所述衬底上表面的第一导电类型的外延层，形成于所述外延层内的至少两个第一导电类型的第三埋层，形成于所述外延层内的至少一个第二导电类型的第四埋层，形成于所述外延层上表面的氧化层，形成于所述氧化层上表面的沟槽，第一导电类型的重掺杂区，第四金属层，接触孔，第一金属层，第二金属层，第三金属层，该功率器件具有导通电阻低、栅控能力强、夹断电压低，功耗小的优良特性。

技术领域

本发明涉及半导体技术领域，具体涉及一种功率器件及其制作方法。

背景技术

JFET(Junction Field-Effect Transistor，结型场效应晶体管)是由PN结栅极、源极和漏极构成的一种具有放大功能的三端有源器件。其工作原理就是通过栅极电压改变沟道的导电性来实现对输出电流的控制。对于JFET，当栅极不加电压时，沟道电阻最小，器件处于导通状态。当栅极施加电压时，可以改变栅PN结的耗尽区宽度，从而改变沟道的厚度，使沟道电阻变化，从而控制输出电流。当栅极施加电压持续增大时，栅PN结的耗尽区扩展将导电沟道夹断，器件进入夹断状态。JFET具有输入阻抗高、功耗低、开关稳定性好等优点，因此在大规模集成电路、功率器件、低噪声放大器、高输入阻抗电路等领域得到了广泛的应用。传统技术制造的JFET，往往导通时电阻大，而关断时施加的夹断电压也很高，导致功耗大，在电力电子设备中容易造成较大的电力浪费。

发明内容

本发明提出了一种功率器件及其制作方法，该功率器件具有导通电阻低、栅控能力强、夹断电压低，功耗小的优良特性。

一方面，本发明提供了一种功率器件的制作方法，该方法包括：

提供第二导电类型的衬底；

在所述衬底内形成至少两个第一导电类型的第一埋层，所述第一埋层的至少部分表面裸露于所述衬底的上表面；

在所述衬底内形成至少一个第二导电类型的第二埋层，所述第二埋层形成于两个所述第一埋层之间且两端与所述第一埋层连接，所述第二埋层的至少部分表面裸露于所述衬底的上表面；

在所述衬底上表面形成第一导电类型的外延层；

在所述外延层内形成至少两个第一导电类型的第三埋层，所述第三埋层的至少部分表面裸露于所述外延层的上表面；

在所述外延层内形成至少一个第二导电类型的第四埋层，所述第四埋层形成于两个所述第三埋层之间且两端与所述第三埋层连接，所述第四埋层的至少部分表面裸露于所述外延层的上表面；

在所述外延层上表面形成氧化层；

在所述氧化层上表面形成沟槽，所述沟槽贯穿所述氧化层与所述外延层连接；

在所述沟槽的侧壁和底面形成第一导电类型的重掺杂区；

在所述沟槽的剩余部分内填充第四金属层；

在所述氧化层上表面形成接触孔，所述接触孔贯穿所述氧化层延伸至所述第四埋层上表面；

在所述氧化层上表面形成第一金属层，所述第一金属层与所述重掺杂区连接；

在所述氧化层上表面和所述接触孔内形成第二金属层，所述第二金属层与所述第四埋层连接，所述第一金属层与所述第二金属层不连接；

在所述衬底下表面形成第三金属层。

进一步地，所述第一埋层的厚度小于所述第二埋层的厚度。

进一步地，所述衬底的电阻率小于所述外延层的电阻率。