[发明专利]一种程序化分析集成电路线路结构的方法

说明书

本发明公开了一种程序化分析集成电路结构的方法，包括以下步骤：根据待整理的电路网表，通过程序分析得到电路结构的统计特征信息；确定一个起始器件集合，所述起始器件集合是电路分析人员根据电路结构特征，从原始网表中得到的属于同一个子电路模块的器件；把所述起始器件集合作为一个起始电路子模块看待，得到起始子模块的输入端信号集合和起始子模块输出端信号集合；对起始子模块的输入端信号集合中的每个信号进行循环分析，将针对每次分析得到的器件求并集，得到属于同一个子电路模块的所有器件。

技术领域

本发明属于集成电路逆向分析技术领域，具体涉及一种程序化分析集成电路线路结构的方法。

背景技术

在集成电路的逆向分析技术中，数字电路的分析整理是一个重要分支。而数字电路的分析整理，因为其规模大，逻辑结构复杂的原因，对分析整理造成的挑战越来越大。

现代集成电路的数字设计，都是基于硬件语言例如Verilog，VHDL(Very-High-Speed Integrated Circuit Hardware Description Language，超高速集成电路硬件描述语言)等进行描述，然后通过综合工具进行逻辑综合，再通过后端布局布线工具进行布局排版的方式形成最终电路。因为经过了多层EDA工具的处理和优化，最终实现的数字电路版图上，已经完全找不到最初设计者在使用硬件语言进行描述时候的模块化，层次化信息。而逆向分析工程师，为了从最终版图信息中理解出电路的功能，遇到的一个很大的阻碍就是，复杂的数字逻辑没有了层次化，模块化的信息，如果要理解数字电路的功能，就必须先完成网表的层次化和模块化，否则分析理解根本无从下手。

从图形视图来看，分析整理之前的数字电路网表状态如图1所示，完全是一些看似无规则的基本单元的组合，所有基本单元之间的连线，构成了如蛛网一般复杂且无法理解的网络互联关系。而集成电路的数字分析工程师，需要从上述类型的杂乱电路出发，进行理解分析，将这些器件按照逻辑功能进行划分，从而得到如图2所示的划分为一个个子模块的逻辑电路功能块。每个模块内部，都是相对简单明了，易于理解的子电路模块，举个例子：如图3所示的数据流选择结构。

为了达到以上目的，集成电路的数字分析工程师需要耗费大量的时间和精力进行整理分析。而目前业界没有任何EDA(Electronics Design Automation，电子设计自动化)工具可以实现数字电路网表的程序化分层分块整理。

发明内容

本发明要解决的技术问题是提供一种程序化分析集成电路线路结构的方法。

为解决上述技术问题，本发明采用如下的技术方案：

一种程序化分析集成电路结构的方法，包括以下步骤：

根据待整理的电路网表，通过程序分析得到电路结构的统计特征信息；

确定一个起始器件集合，所述起始器件集合是电路分析人员根据电路结构特征，从原始网表中得到的属于同一个子电路模块的器件；

把所述起始器件集合作为一个起始电路子模块看待，得到起始子模块的输入端信号集合和起始子模块输出端信号集合；

对起始子模块的输入端信号集合中的每个信号进行循环分析，将针对每次分析得到的器件求并集，得到属于同一个子电路模块的所有器件。

优选地，所述电路结构的统计特征信息包括：

每条电路连线所连接节点个数，其中连接节点个数的含义为一条电路连线所连接的所有的基本单元的个数；

每条电路连线所驱动的所有器件的基本单元类型；

每条电路连线的驱动器件的名称。

优选地，所述对起始子模块的输入端信号集合中的每个信号进行循环分析具体如下：