[发明专利]数字信号毛刺消除电路

权利要求书

1.一种数字信号毛刺消除电路，其特征在于，该数字信号毛刺消除电路包括电阻、第一级多级串联倒比管高阈值反向器、第二级多级串联倒比管高阈值反向器、第一晶体管及第二晶体管；

所述电阻的第一端连接至外部信号输入端，所述电阻的第二端分别连接至所述第一级多级串联倒比管高阈值反向器的输入端和所述第一晶体管的栅极；

所述第一级多级串联倒比管高阈值反向器的输出端分别连接至所述第二级多级串联倒比管高阈值反向器的输入端和所述第二晶体管的栅极；

所述第二级多级串联倒比管高阈值反向器的输出端作为所述数字信号毛刺消除电路的输出；

所述第一晶体管的源极、所述第一晶体管的漏极、所述第二晶体管的源极以及所述第二晶体管的漏极均连接至电源电压；

所述第一晶体管和所述第二晶体管均为PMOS管。

2.根据权利要求1所述的数字信号毛刺消除电路，其特征在于，所述第一级多级串联倒比管高阈值反向器包括第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管及第八晶体管：

所述第三晶体管的栅极、所述第四晶体管的栅极、所述第五晶体管的栅极、所述第六晶体管的栅极、所述第七晶体管的栅极及所述第八晶体管的栅极电连接作为所述第一级多级串联倒比管高阈值反向器的输入端且连接至所述电阻的第二端；

所述第三晶体管的源极连接至接地，所述第三晶体管的漏极连接至所述第四晶体管的源极；

所述第四晶体管的漏极连接至所述第五晶体管的源极；

所述第五晶体管的漏极和第八晶体管的漏极电连接并作为所述第一级多级串联倒比管高阈值反向器的输出端且连接至所述第二级多级串联倒比管高阈值反向器的输入端；

所述第六晶体管的源极连接至所述电源电压，所述第六晶体管的漏极连接至所述第七晶体管的源极；

所述第七晶体管的漏极连接至所述第八晶体管的源极。

3.根据权利要求2所述的数字信号毛刺消除电路，其特征在于，所述第三晶体管、所述第四晶体管及所述第五晶体管均为NMOS管，所述第六晶体管、所述第七晶体管及所述第八晶体管均为PMOS管。

4.根据权利要求2所述的数字信号毛刺消除电路，其特征在于，所述第二级多级串联倒比管高阈值反向器包括，第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管及第十四晶体管：

所述第九晶体管的栅极、所述第十晶体管的栅极、所述第十一晶体管的栅极、所述第十二晶体管的栅极、所述第十三晶体管的栅极及所述第十四晶体管的栅极电连接并作为所述第二级多级串联倒比管高阈值反向器的输入端，且连接至所述第一级多级串联倒比管高阈值反向器的输出端；

所述第九晶体管的源极连接至接地，所述第九晶体管的漏极连接至所述第十晶体管的源极；

所述第十晶体管的漏极连接至所述第十一晶体管的源极；

所述第十一晶体管的漏极和第十四晶体管的漏极电连接并作为所述第二级多级串联倒比管高阈值反向器的输出端且相互连接；

所述第十二晶体管的源极连接至所述电源电压，所述第十二晶体管的漏极连接至所述第十三晶体管的源极；

所述第十三晶体管的漏极连接至所述第十四晶体管的源极。

5.根据权利要求4所述的数字信号毛刺消除电路，其特征在于，所述第九晶体管、所述第十晶体管及所述第十一晶体管均为NMOS管，所述第十二晶体管、所述第十三晶体管及所述第十四晶体管均为PMOS管。

6.根据权利要求1所述的数字信号毛刺消除电路，其特征在于，所述数字信号毛刺消除电路还包括多路选择器，所述多路选择器的第一输入端连接至所述电阻的第二端，所述多路选择器的第二输入端连接至所述第二级多级串联倒比管高阈值反向器的输出端，所述多路选择器的输出端作为所述数字信号毛刺消除电路的输出。

7.根据权利要求6所述的数字信号毛刺消除电路，其特征在于，所述数字信号毛刺消除电路还包括低到高电压转换器，所述低到高电压转换器的输入端连接至所述多路选择器的输出端，所述低到高电压转换器的输出端作为所述数字信号毛刺消除电路的输出。