[发明专利]一种卷积神经网络加速器的调试装置、方法及存储介质

说明书

本发明实施例涉及深度学习技术领域，公开了一种卷积神经网络加速器的调试装置、方法及存储介质。本发明中卷积神经网络加速器的调试装置，包括：第一传输模块、算法模块、外部存储控制模块和外部存储模块；外部存储控制模块根据上位机发送的数据写入信息，控制外部存储模块存储待计算参数；外部存储控制模块根据算法模块发送的数据读取信息，从外部存储模块中读取待计算参数，并将待计算参数通过第一传输模块传输至算法模块；算法模块根据计算指令和读取的待计算参数，确定计算结果，并将预设数量的计算结果通过第一传输模块返回至上位机。本实施方式，加快了卷积神经网络算法的速度，同时提高了对卷积神经网络算法的调试效率。

技术领域

本发明实施例涉及深度学习技术领域，特别涉及一种卷积神经网络加速器的调试装置、方法及存储介质。

背景技术

卷积神经网络(Convolutional Neural Networks，简称“CNN”)源于人工神经网络，是利用卷积操作作为模拟神经元的感受。卷积神经网络的计算量非常巨大，需要存储数百万甚至近亿的参数，因此利用卷积神经网络进行实时检测识别只能依靠高性能多核CPU(Central Processing Unit，中央处理器)和GPU(Graphic Processing Unit，图形处理器)来完成，但GPU成本高、功耗大，大大限制了该卷积神经网络模型的应用范围。因此，使用通用器件，构建专用加速电路来满足卷积神经网路计算及存储需求是一条可行之路。目前，除了GPU以外，主流的加速硬件有FPGA、ASIC(Application Specific Integrated Circuit，专用集成电路)。ASIC虽然具有高性能低功耗的优点，但其需要根据具体的应用而进行专用设计，设计灵活性低且前期开发成本高。而FPGA作为适用不同功能的可编程标准器件，没有如此高额的研发成本，并且具有一定的灵活性。另外FPGA小巧灵活，功耗低，并行性等优点十分适合神经网络任务，因此将FPGA应用于移动工作平台来实现卷积神经网络的卷积计算是有效的解决方案。

基于FPGA的卷积神经网络加速器在实际应用之前，需要进行程序的调试，以减少该卷积神经网络加速器出现错误的概率，下面介绍程序调试的过程：将大量的待计算参数输入该卷积神经网络加速器中，该卷积神经网络加速器将计算结果返回至该上位机，通常由上位机根据返回的计算结果判断是否存在错误，由工程师对程序进行调试，例如，修改程序代码，重新进行编译。

发明人发现现有技术中至少存在如下问题：由于卷积神经网络算法的计算量大，目前基于FPGA的卷积神经网络加速器在进行调试的过程中，卷积神经网络计算过程会消耗大量FPGA的存储资源，降低了FPGA的处理速度，同时在程序调试阶段，当修改程序重新进行编译时，往往需要1～2个小时，或者更长的调试时间；这导致对程序调试的不便，也降低了调试的效率。

发明内容

本发明实施方式的目的在于提供一种卷积神经网络加速器的调试装置、方法及存储介质，使得加快了卷积神经网络算法的速度，同时提高了对卷积神经网络算法的调试效率。

为解决上述技术问题，本发明的实施方式提供了一种卷积神经网络加速器的调试装置，包括：第一传输模块、算法模块、外部存储控制模块和外部存储模块，其中，第一传输模块分别与算法模块和外部存储控制模块连接，外部存储控制模块与外部存储模块连接；外部存储控制模块根据上位机发送的数据写入信息，控制外部存储模块存储待计算参数，数据写入信息包括待计算参数和存储地址；外部存储控制模块根据算法模块发送的数据读取信息，从外部存储模块中读取待计算参数，并将待计算参数通过第一传输模块传输至算法模块；算法模块根据计算指令和读取的待计算参数，确定计算结果，并将预设数量的计算结果通过第一传输模块返回至上位机。

本发明的实施方式还提供了一种卷积神经网络加速器的调试方法，包括：应用于卷积神经网络加速器的调试装置，包括：根据上位机发送的数据写入信息，控制外部存储模块存储待计算参数，数据写入信息包括待计算参数和存储地址；根据数据读取信息，从外部存储模块中读取待计算参数；根据计算指令和读取的待计算参数，确定计算结果，并将预设数量的计算结果返回至上位机。