[发明专利]一种集成电路版图功耗优化方法及装置

说明书

本发明提供一种集成电路版图功耗优化方法及装置，通过集成电路的版图数据，获得具有寄生电容与连线图形对应关系的电路网表，进而进行电路网表的仿真，通过仿真结果中寄生电容产生的功耗，确定出由于金属连线而产生的影响功耗的连线寄生电容，进而，通过电路网表可以确定出该影响功耗的寄生电容对应的金属连线，之后，可以对该金属连线进行功耗优化。该方法中，在集成电路版图设计时，从寄生电容产生的功耗方面进行功耗的优化，实现版图设计层面上的功耗优化，有助于持续降低功耗。

技术领域

本发明涉及集成电路自动化设计领域，特别涉及一种集成电路版图功耗优化方法及装置。

背景技术

集成电路的功耗一直是集成电路设计中的关注焦点，持续降低集成电路的功耗，是集成电路设计的目标。目前，在电路设计时，通过采用多阈值、多电压岛、电源门控技术、低功耗电路结构技术或动态电压和频率调节技术等方法降低电路功耗，而这些都是在器件或电路单元设计上降低功耗，随着工艺特征尺寸的不断缩小，寄生效应导致的功耗逐步成为功耗的主要因素，仅在器件、电路及以上层面降低功耗是不够的，需要提出可进一步降低功耗的设计方法。

发明内容

有鉴于此，本发明的目的在于提供一种集成电路版图功耗优化方法及装置，通过寄生电容进行功耗优化，进一步降低电路功耗。

为实现上述目的，本发明有如下技术方案：

一种集成电路版图功耗优化方法，包括：

根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；

进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；

确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形；

对所述对应的连线图形进行功耗优化。

可选地，所述根据集成电路的版图数据，获得所述集成电路的包含寄生电容与连线图形对应关系的电路网表，包括：

从集成电路的版图数据中提取寄生电容；

获得所述集成电路的电路网表；

将所述寄生电容与所述电路网表中对应的连线图形的位置信息相对应，以建立具有寄生电容与连线图形对应关系的电路网表。

可选地，所述对所述对应的连线图形进行功耗优化，包括：

增加所述对应的连线图形的宽度；或者，

将所述对应的连线图形中连线的间距增大。

可选地，所述对所述对应的连线图形进行功耗优化，包括：

根据所述对应的连线图形在其上层的投影，确定上层投影区域；

对所述投影区域中的连线图形在其他区域进行重新布局。

可选地，在所述进行重新布局之后，还包括：

在所述投影区域中填充非导线功能的哑金属图形。

可选地，所述哑金属图形为等间距排布的线条。

可选地，所述哑金属图形用于形成空气桥结构，所述哑金属图形为等宽度且等间距阵列排布，且所述排布使得所述哑金属图形满足最多空气桥结构排布。

一种集成电路版图功耗优化装置，包括：

电路网表获取单元，用于根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；

功耗寄生电容确定单元，用于进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；