[发明专利]一种星载SAR实时处理装置及方法

权利要求书

1.一种星载SAR实时处理装置，其特征在于，包括：第一FPGA、第二FPGA、SOC、第一DDR2、第二DDR2、第三DDR2、第一SRAM、第二SRAM；

所述第一FPGA，用于完成距离向FFT、距离压缩因子复乘、距离向IFFT运算，并实现有效距离截取；所述第一FPGA通过对外数据通道接收SAR数据回波输入；

所述第二FPGA，用于完成方位向FFT、第一方位因子复乘、矩阵转置、距离向FFT、距离向因子复乘、距离向IFFT、矩阵转置、第二方位因子复乘、方位向IFFT和求模，实现成像处理；所述第二FPGA与第一FPGA连接，用于将预处理后数据通过数据通道发送至第二级处理，两者间通过数据通道传输控制和参数/状态；

所述SOC，根据回波中提取的雷达系统参数、星历参数完成各级复乘因子的相位计算以及系统控制；所述第一FPGA、第二FPGA分别与所述SOC连接，用于将参数发送至所述SOC，所述SOC通过本地总线将复乘因子的相位计算结果和控制信号发送至各级FPGA；

所述第一DDR2、所述第二DDR2分别与所述第一FPGA连接，用于乒乓存放整幅SAR成像数据；

所述第一SRAM、所述第二SRAM分别与所述第二FPGA连接，用于完成SAR数据临时缓冲实现流水处理，配合FPGA实现矩阵转置；

所述第三DDR2与所述第二FPGA连接，用于存放整幅SAR成像数据；

所述星载SAR实时处理装置进行数据处理的方法，采用改进型RD或CS成像算法，包括两级处理，第一级实现数据预处理完成有效距离截取和整幅SAR成像数据缓存，以减少后续处理数据量提高后级处理效率，第二级实现成像算法；

第二级处理方法包括以下步骤：

(1)所述第二FPGA按距离线接收数据，并存储到所述第一SRAM；当所述第一SRAM收到N条距离线后，将数据缓存到所述第二SRAM，所述第一SRAM并通过矩阵分块映射，把数据存储到所述第三DDR2中；依此类推，完成整幅数据的分块存储；

(2)按方位向读取N条方位线到所述第一SRAM，当数据传输完成后，从所述第一SRAM读取一条方位线，送至所述第二FPGA的FFT+复乘模型中，复乘的相位为逆序提供，处理后的结果按逆序存储至所述第一SRAM，当N条方位线处理完成后，切换所述第二SRAM的数据进行如第一SRAM所用方式处理，而所述第一SRAM先后完成本组数据储存和下组数据读取；依次类推，完成方位向FFT变换和第一方位因子补偿；

(3)按距离向读取N条距离线到所述第一SRAM，当数据传输完成后，从所述第一SRAM读取一条距离线，送至所述第二FPGA的FFT+复乘+IFFT模型中，处理结果正序存储至第一片SRAM，当N条距离线处理完成后，切换第二片SRAM的数据进行上述处理，而第一片SRAM先后完成数据储存和下一组数据读取；依次类推，完成距离FFT、距离向因子补偿以及距离IFFT；

(4)当数据传输完成后，从所述第一SRAM读取一条按逆序存储的方位线，逆序方位线和逆序相位送至所述第二FPGA的复乘+IFFT以及求模模块中，处理后结果正序存储至所述第一SRAM，当N条方位线处理完成后，切换所述第二SRAM的数据进行上述处理，而所述第一SRAM先后完成本组数据储存和下组数据读取；依次类推，完成第二方位因子补偿、方位IFFT以及求模。

2.根据权利要求1所述的一种星载SAR实时处理装置，其特征在于：所述第一FPGA内部通过采用FIFO实现速率和位宽转换，以实现第一FPGA内部处理与第一、第二DDR2接口速率匹配。

3.根据权利要求1所述的一种星载SAR实时处理装置，其特征在于：所述第二FPGA内部采用位宽转换FIFO实现速率和位宽转换，以实现第二FPGA内部处理与第一、第二SRAM接口速率匹配；

所述第一SRAM、第二SRAM与所述第三DDR2进行数据交换时，通过FIFO完成SRAM与DDR2速率匹配。