[发明专利]三维存储器件及其制备方法

权利要求书

1.一种三维存储器件的制备方法，其特征在于，包括：

提供第一衬底，在所述第一衬底的一面依次形成蚀刻停止层和第一堆栈，以及贯穿所述第一堆栈的第一沟道孔，所述第一沟道孔露出所述蚀刻停止层；

在所述第一沟道孔内填充第一牺牲材料层，并对其进行刻蚀以形成第一凹槽，在所述第一凹槽内形成第一多晶硅插塞；在所述第一多晶硅插塞上设置载体晶圆；

去除所述第一衬底，并在所述蚀刻停止层远离所述第一堆栈的一面形成第二堆栈及第二沟道孔，所述第二沟道孔贯穿所述第二堆栈，并露出所述蚀刻停止层；

去除所述第一沟道孔和第二沟道孔之间的所述蚀刻停止层，及所述第一牺牲材料层；

在所述第一沟道孔和第二沟道孔的侧壁覆盖保护层，其中，沿所述第二堆栈向第一堆栈的方向，所述保护层的厚度依次减薄；刻蚀所述第一堆栈和第二堆栈沿沟道孔的径向方向超出剩余的蚀刻停止层的部分，并去除所述保护层，形成贯通沟道孔；

对所述贯通沟道孔进行填充，形成单沟道。

2.如权利要求1所述的制备方法，其特征在于，所述蚀刻停止层的材质为钨、钴、铜、铝及其硅化物中的一种或多种。

3.如权利要求1所述的制备方法，其特征在于，所述第一牺牲材料层和所述保护层的材质独立地选自碳、含碳有机物和光阻中的至少一种。

4.如权利要求1所述的制备方法，其特征在于，在所述第一堆栈朝向所述载体晶圆的一侧还形成有所述第一多晶硅插塞。

5.如权利要求1所述的制备方法，其特征在于，所述单沟道包括沿其侧壁向中心依次设置的电荷存储层、沟道层和介电填充层，其中，所述沟道层与所述第一多晶硅插塞导电连接。

6.如权利要求5所述的制备方法，其特征在于，所述制备方法还包括：形成与所述沟道层导电连接的第二多晶硅插塞，其中，所述二多晶硅插塞位于所述贯通沟道孔内，或位于所述贯通沟道孔上方的第二堆栈上。

7.一种如权利要求1-6任一项所述的制备方法制得的三维存储器件，其特征在于，包括：

载体晶圆、依次设置在所述载体晶圆上的第一堆栈和第二堆栈，其中，所述第一堆栈和第二堆栈之间还设置有蚀刻停止层；

贯穿所述第二堆栈、蚀刻停止层和第一堆栈的多个单沟道；及

第一多晶硅插塞，位于所述单沟道靠近第一堆栈的一端。

8.如权利要求7所述的三维存储器件，其特征在于，所述第一堆栈和载体晶圆之间还设置有所述第一多晶硅插塞。

9.如权利要求7所述的三维存储器件，其特征在于，所述单沟道包括沿其侧壁向中心依次设置的电荷存储层、沟道层和介电填充层；

所述三维存储器件还包括第二多晶硅插塞，所述第二多晶硅插塞位于所述单沟道靠近所述第二堆栈的一端；

其中，所述第一多晶硅插塞和第二多晶硅插塞通过所述沟道层导电连接。

10.如权利要求7所述的三维存储器件，其特征在于，所述蚀刻停止层的材质为钨、钴、铜、铝及其硅化物中的一种或多种。

11.如权利要求9所述的三维存储器件，其特征在于，所述第一堆栈和所述第二堆栈分别由金属栅极层和绝缘层交替层叠而成；所述第二多晶硅插塞的下表面高于所述第二堆栈中最上层的金属栅极层的上表面。

12.如权利要求7所述的三维存储器件，其特征在于，所述三维存储器件还包括：

贯穿所述第二堆栈、蚀刻停止层和第一堆栈的栅线缝隙，所述栅线缝隙的底部设置有阵列共源极，所述阵列共源极上设置有导电部；沿所述栅线缝隙的侧壁、在所述导电部的两侧还设置有栅线缝隙介电层。