[发明专利]归一化相关图像模板匹配多核并行高效实现方法和装置

说明书

本发明归一化相关图像模板匹配多核并行高效实现方法和装置，通过构建包括高速相关运算模块、模板图实时图数据外部存储器、微处理器、结果存储器的装置实现，归一化相关系数计算主要由高速相关运算模块中的模板图灰度值求和模块，模板图灰度值平方求和模块，后续计算模块、实时图灰度值总和分时输出缓冲模块、实时图灰度值平方总和分时输出缓冲模块、实时图模板图灰度值乘积总和模块分时输出缓冲模块，以及q个重复并行运算核模块实现。方法采用模板图数据行数个2选1多路选择器即可实现模板图和实时图数据的对应计算；同时实时图灰度值总和、实时图灰度值平方总和、实时图模板图灰度值乘积总和的分时输出缓冲实现了后续计算和模板图共享。

技术领域：

本发明涉及归一化相关图像模板匹配多核并行高效实现方法和装置，特别是涉及一种能够多核并行计算出归一化相关系数的高精度、高实时性图像模板匹配方法。可用于根据一个已知的模板图在一幅动态实时图像中定位目标，在自动目标识别、基于双目立体视觉的测量、医疗图像融合、卫星图像监控等领域具有广泛用途。

背景技术：

模板匹配主要用来定位图像中的一个目标，它已经广泛应用于图像配准、双目立体视觉等图像处理领域，并且这些图像处理手段已经在如自动目标识别、基于双目立体视觉的测量、医疗图像融合、卫星图像监控等军用民用领域中得到广泛应用。

模板匹配通过计算已知表征目标的模板图与实时图中搜索区域内所有位置的相似性测度来进行目标定位，该目标同模板图有类似的尺寸和图像。由于归一化相关系数对亮度和对比度变化具有不变性，因此它是模板匹配中广泛应用的一种测度。假定实时图和模板图分别由A、B表示，其尺寸分别为K×L和M×N个像素。在任一搜索位置(u,v)，0≤u≤K-M，0≤v≤L-N，归一化相关系数(NCC-Normalized Cross-Correlation)定义为：

此处，∑∑表示为模板图像的均值，为在当前搜索位置实时图与模板图重叠部分的均值。可以看出，该运算就是在实时图中平移模板图，对实时图和模板图重叠点进行归一化相乘，然后进行累加操作。

为了获得精确定位，模板匹配需要在实时图中搜索与模板图相重合的每一个区域，因此对于一个通常的应用，需要搜索的位置数目往往非常多。因此对于像自动目标识别、跟踪等实时应用领域，基于归一化相关系数的模板匹配计算量相对还是太大从而导致其应用受到很大限制。

已经提出许多技术来加速模板匹配计算，由于这些技术不需要对所有位置进行匹配，因此大幅度的降低了计算量，但是这些技术通常由于局部的极值点干扰导致错误的匹配。实际上，由于模板匹配计算是针对图像各个像素进行相关运算，因此该算法本身能够通过并行的方法来加速。此外已经提出了一些多处理器并行计算方法来加速模板匹配的计算。但是对于很多小型化、微功耗需求的嵌入式应用，多处理器并行计算方法仍无法满足实际应用的要求。

近年来，随着电子技术和制造工艺的快速发展，现场可编程门阵列(FPGA)的容量越来越大、速度越来越快，这使得FPGA具有了一般微处理器所无法比拟的强大的并行性，因此FPGA同样特别适用于实现模板匹配计算。

申请号为200910069272.6和201310208097.0的专利给出了一种实现高速图像匹配方法及装置，这两个专利主要基于早期资源较少的FPGA，其实时性较差。现在的FPGA的芯片制程采用了更先进的工艺，同时具有更多的内部逻辑资源。为了能够充分的利用这些内部资源，采用多核实现是一个有效的策略，如何采用多核并行的方式高效实现归一化相关图像模板匹配是本专利要解决的主要问题。

发明内容：

本发明是为了解决上述现有技术存在的问题而提供归一化相关图像模板匹配多核并行高效实现方法和装置，该方法可由超大规模集成电路(VLSI)或现场可编程门阵列(FPGA)通过多核并行的方式高速高精度的计算归一化相关系数，可进一步提高归一化相关计算速度、提高实时性、降低总功耗；同时，采用该方法的设备能够实现精度高、参数设置灵活、实时性强的高速图像模板匹配。