[发明专利]三维存储器及其制作方法及半导体器件的制作方法

说明书

本发明公开了一种三维存储器及其制作方法及半导体器件的制作方法，本发明技术方案通过在刻蚀孔的侧壁形成过渡层，将过渡层以及刻蚀孔的部分侧壁转换为第一介质层，过渡层的厚度由刻蚀孔的顶部至底部逐渐减小，可以使得靠近刻蚀孔底部的过渡层与其覆盖较厚的侧壁同时转换为第一介质层，靠近刻蚀孔顶部的过渡层与其覆盖的较薄的侧壁同时转换为第一介质层，从而形成满足厚度均匀条件的第一介质层，使得刻蚀孔的侧壁满足垂直条件，从而形成质量较好的垂直通孔。基于上述方案制作三维存储器，可以使得三维存储器具有满足垂直条件的沟道孔，且在沟道孔侧壁形成满足厚度均匀条件的栅氧化层，提高三维存储器中不同存储单元的电压分布均匀性。

技术领域

本发明涉及半导体器件技术领域，更具体的说，涉及一种三维存储器(3D NAND)及其制作方法及半导体器件的制作方法。

背景技术

随着科学技术的不断发展，越来越多的电子设备应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器是许多电子设备的一个重要器件，随着电子设备功能的越来越强大，其需要存储器的数据越来越多，要求存储器的存储器容量越来越大。

三维存储器将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统二维存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。现有技术制作的三维存储器中，不同层存储单元的电压分布的均匀性较差。

发明内容

有鉴于此，本发明技术方案提供了一种三维存储器及其制作方法及半导体器件的制作方法，可以使得半导体器件形成满足垂直条件的刻蚀孔，提高了三维存储器中不同层存储单元的电压分布均匀性。

为了实现上述目的，本发明提供如下技术方案：

一种三维存储器的制作方法，所述制作方法包括：

提供一半导体衬底，所述半导体衬底形成有堆叠结构；

在所述堆叠结构上形成沟道孔，所述沟道孔露出所述半导体衬底，所述沟道孔的宽度由顶部至底部逐渐减小；

在所述沟道孔的底部形成外延层；

在所述沟道孔的侧壁以及所述外延层的表面形成过渡层，所述过渡层的厚度由所述沟道孔的顶部至底部逐渐减小；

将所述过渡层以及所述沟道孔的部分侧壁转换为栅氧化层，所述栅氧化层满足厚度均匀条件，使得所述沟道孔的侧壁满足垂直条件；

在所述沟道孔内形成沟道孔结构。

优选的，在上述制作方法中，所述提供一半导体衬底包括：

在所述半导体衬底上外延形成堆叠结构，所述堆叠结构包括多层交替层叠设置的绝缘介质层以及牺牲层；

其中，所述绝缘介质层与所述栅氧化层的材料相同，所述牺牲层与所述过渡层的材料相同。

优选的，在上述制作方法中，所述绝缘介质层为氧化硅层，所述牺牲层为氮化硅层。

优选的，在上述制作方法中，所述将所述过渡层以及所述沟道孔的部分侧壁转换为栅氧化层包括：

对所述过渡层进行氧化处理，将所述过渡层完全氧化，且将所述沟道孔的部分侧壁同步氧化。

优选的，在上述制作方法中，所述在所述沟道孔内形成沟道孔结构包括：

在所述栅氧化层表面形成功能层；

在所述沟道孔的底部形成贯穿所述功能层以及所述栅氧化层的通孔，露出所述半导体衬底；

在所述功能层表面、所述通孔的侧壁以及底部形成沟道层；

在所述沟道孔内填充介质；