[发明专利]电子封装件及其制法与封装用基板

说明书

一种电子封装件及其制法与封装用基板，在封装用基板的绝缘板体中配置相互分离的金属增布层与线路层，其中，该金属增布层具有至少一开孔，使该金属增布层与该线路层能抑制该绝缘板体变形，避免该绝缘板体发生翘曲的问题。

技术领域

本发明有关一种半导体封装制程，尤指一种提升可靠度的电子封装件及其制法与封装用基板。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为因应前述电子产品的发展趋势，目前应用于芯片封装领域的技术繁多，例如扇出型晶圆级封装(Fan-out Wafer level Package，简称FOWLP)、芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi－Chip Module，简称MCM)等覆晶型态的封装模组，或将芯片立体堆叠化整合为三维积体电路(3D IC)的芯片堆叠技术等。

请参阅图1A至图1D，其为现有半导体封装件的制法剖面示意图。

如图1A所示，在一金属载板7上形成承载结构1a，该承载结构1a包含至少一介电层100、形成于该介电层100上的线路层11、及形成于该介电层100中并电性连接该线路层11的导电盲孔12，且于该介电层100上形成外露该线路层11的防焊层101，以供结合焊球14于该线路层11的外露表面上，其中，该介电层100与该防焊层101作为绝缘板体10。

如图1B所示，将该承载结构1a以具有该焊球14的一侧经由粘着层60设于支撑板6上，再移除该金属载板7。

如图1C所示，在该承载结构1a上形成另一防焊层102，其外露该线路层11，以将一半导体芯片13经由多个焊锡凸块130以覆晶方式设于该线路层11的外露表面上。接着，可依需求形成封装层(图略)于该绝缘板体10上，使该封装层包覆该半导体芯片13。

如图1D所示，移除该支撑板6及该粘着层60，且进行切单制程，借此完成半导体封装件1的制作。

然而，现有半导体封装件1中，因该绝缘板体10的材料特性，而在封装制程的热处理期间(thermal cycle)(如图1B所示的热固该粘着层60，图1C所示的回焊该焊锡凸块130的过程或其它制程)，容易因热胀冷缩的现象而造成该绝缘板体10变形，致使该线路层11的移位，甚或于移除该支撑板6及该粘着层60后，该绝缘板体10会发生翘曲(warpage)变形(如图1D所示的虚线状态)的问题，导致该些焊锡凸块130无法有效或精确接合于该线路层11上。

因此，如何克服现有技术的种种缺失，实为一重要课题。

发明内容

为克服现有技术的种种缺失，本发明提供一种电子封装件及其制法与封装用基板，可避免绝缘板体发生翘曲的问题。

本发明的封装用基板，包括：一绝缘板体；至少一线路层，其结合该绝缘板体；以及至少一金属增布层，其结合该绝缘板体，且未接触该线路层，其中，该金属增布层具有至少一开孔。

本发明还提供一种电子封装件，包括：前述的封装用基板；以及至少一电子元件，其接置于该封装用基板上并电性连接该线路层，且未电性连接该金属增布层。

本发明又提供一种电子封装件的制法，包括：提供一前述的封装用基板，其中，该绝缘板体具有相对的第一侧与第二侧；将该封装用基板以该绝缘板体的第一侧经由结合层设于一支撑件上；设置至少一电子元件于该绝缘板体的第二侧上，且令该电子元件电性连接该线路层而未电性连接该金属增布层；以及移除该支撑件及该结合层。

前述的电子封装件及其制法中，还包括形成封装层于该封装用基板上，并使该封装层包覆该电子元件。