[发明专利]半导体器件及其制造方法

说明书

本公开总体涉及半导体器件及其制造方法。半导体器件包括形成在半导体衬底之上的焊盘电极，形成在焊盘电极上的导体柱，形成在导体柱上且由镍膜制成的盖帽膜，形成在布线板中的端子，形成在端子上并由包含磷的镍膜制成的金属膜，插入在盖帽膜和金属膜之间且包含锡作为主要成分的焊料层，以及插入在焊料层和金属膜之间且包含锡和铜的合金层。

相关申请的交叉引用

本申请要求享有2018年1月30日提交的日本专利申请No.2018-013192的优先权，该申请在此通过全文引用的方式将其内容并入本申请。

技术领域

本发明涉及一种半导体器件及其制造方法，并且涉及例如一种可有效地可应用于使用具有阻挡金属规范的布线板的半导体器件及其制造方法。

背景技术

日本专利申请公开No.2013-211511(专利文献1)公开了一种其中半导体芯片SC的电极焊盘PAD与布线板INT的连接端子TER由Cu柱体PIL构成的凸块电极以及焊料层SOL连接的结构。进一步，专利文献1公开了Ni层NIL插入在Cu柱体PIL和焊料层SOL之间以便于防止由于电迁移Cu从Cu柱体PIL扩散至Sn基焊料层SOL。

日本专利申请公开No.2014-053608(专利文献2)公开了一种具有使用电镀方法的阻挡金属规范的布线板。也即，布线板的电路图形(上述“连接端子”)的表面采用镍层/金层的堆叠膜或者镍层/钯层/金层的堆叠膜覆盖。此外，作为电镀方法，公开了无电金电镀系列的表面处理诸如ENIG(无电电镀镍沉浸金)或ENEPIG(无电电镀镍无电电镀钯沉浸金)。

发明内容

本发明的发明人已经研究了一种半导体器件，其中专利文献1的半导体芯片安装在专利文献2的布线板上。根据由本发明的发明人做出的研究，已经发现在这样的半导体器件中缩短了将半导体芯片的电极焊盘和布线板的连接端子连接的凸块电极的电迁移寿命。换言之，已经发现在半导体芯片和布线板之间的连接结构中缩短了电迁移寿命并且无法确保半导体器件的可靠性。

也即，在使用具有阻挡金属规范(barrier metal specification)的布线衬底的半导体器件中，需要改进可靠性。

本发明的其他问题和新颖特征将从本说明书和附图的描述而明显。

根据实施例的半导体器件包括：在半导体衬底之上形成的焊盘电极；在焊盘电极上形成的导体柱；在导体柱上形成并由镍膜支撑的盖帽膜；在布线板中形成的端子；在端子上形成并由包含磷的镍膜制成的金属膜；插入在盖帽膜和金属膜之间并包含锡作为主要成分的焊料层；以及插入在焊料层和金属膜之间并包含锡和铜的合金层。

根据实施例，能够改进半导体器件的可靠性。

附图说明

图1是根据本实施例的半导体器件的俯视图；

图2是根据本实施例的半导体器件的底视图；

图3是根据本实施例的半导体器件的局部剖视图；

图4是示出了根据本实施例的半导体器件的制造工艺的工艺流程图；

图5是在根据本实施例的半导体器件的制造工艺中主要部分的剖视图；

图6是示出了图5中部分A的配置的主要部分的剖视图；

图7是示出了根据本实施例的半导体芯片的配置的主要部分的剖视图；

图8是根据本实施例的半导体芯片的制造工艺中主要部分的剖视图；

图9是从图8继续的半导体芯片的制造工艺中主要部分的剖视图；

图10是从图9继续的半导体芯片的制造工艺中主要部分的剖视图；